[發明專利]一種高線性度采樣開關電路

在審

• 申請號: 201710548648.6
• 申請日: 2017-07-07
• 公開（公告）號: CN109217870A
• 公開（公告）日: 2019-01-15
• 發明（設計）人: 于紹友
• 申請（專利權）人: 安徽愛科森齊微電子科技有限公司
• 主分類號: H03M1/06
• 分類號: H03M1/06;H03M1/12;H03M1/54;H03K17/687
• 代理公司: 暫無信息
• 代理人: 暫無信息

1. 一種高線性度采樣開關電路，包括時鐘倍乘電路、柵壓提升開關、襯偏消除電路和采樣開關經電路，其特征在于，所述時鐘倍乘電路由電容C1、C2，NMOS管N1、N2經電路連接而成，電容C1的下極板接時鐘信號Q2，上極板接NMOS管N1的源極和NMOS管N2、N3的柵極；電容C2的下極板接時鐘信號Q1，上極板接NMOS管N2的源極和N1的柵極；N1、N2、N3的漏端與電源VDD相連；柵壓提升開關由電容C3，NMOS管N3、N4、N5、N6、N7、N8、N9，PMOS管P1、P2、P3經電路連接而成，電容C3的下極板與NMOS管N6、N7的漏極和N4、N5 的源極相連，上極板與NMOS管N3和PMOS管P1的源極相連；PMOS管P2的柵極和NMOS管N4的柵極接時鐘信號Q1；PMOS管P2的漏極、P1的柵極、NMOS管N4的漏極、N5的漏極相連；PMOS管P2的源極接電源；NMOS管N5的柵極、N7的柵極、N12的柵極和N8的漏極相連；NMOS管N5的源極、N12的漏極和N10的漏極相連；NMOS管N8的源極、N9的漏極和PMOS管P3的源極相連；NMOS管N9的柵極、PMOS管P3的柵極相連接到時鐘信號Q1；NMOS管N8的柵極和PMOS管P3的漏極相連接到電源VDD；NMOS管N9的源極接地；NMOS管N7的源極、N12的漏極、N10的漏極相連接到輸入信號Vin；NMOS管N7的柵極、N12的柵極、N5的柵極、N10的柵極、N8的漏極和PMOS管P1的漏極相連；襯偏消除電路由NMOS管N10和N11構成，NMOS管N10的源極、N11的漏極、N7的襯底、N12的襯底相連；NMOS管N11的柵極接時鐘信號Q1；NMOS管N11的源極接地。

2.根據權利要求1所述的一種高線性度采樣開關電路，其特征在于，所述NMOS管N12為采樣開關，N12的柵極接PMOS管P1的漏極，漏極接輸入信號Vin，源極接輸出信號Vout。