[發(fā)明專利]一種高線性度采樣開關(guān)電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201710548648.6
• 申請(qǐng)日: 2017-07-07
• 公開（公告）號(hào): CN109217870A
• 公開（公告）日: 2019-01-15
• 發(fā)明（設(shè)計(jì)）人: 于紹友
• 申請(qǐng)（專利權(quán)）人: 安徽愛科森齊微電子科技有限公司
• 主分類號(hào): H03M1/06
• 分類號(hào): H03M1/06;H03M1/12;H03M1/54;H03K17/687
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明是一種高線性度采樣開關(guān)電路，包括時(shí)鐘倍乘電路、柵壓提升開關(guān)、襯偏消除電路和采樣開關(guān)經(jīng)電路，所述時(shí)鐘倍乘電路由電容C1、C2，NMOS管N1、N2經(jīng)電路連接而成，電容C1的下極板接時(shí)鐘信號(hào)Q2，上極板接NMOS管N1的源極和NMOS管N2、N3的柵極；電容C2的下極板接時(shí)鐘信號(hào)Q1，本發(fā)明通過增加兩個(gè)NMOS晶體管的基礎(chǔ)上，有效降低了常規(guī)柵源跟隨技術(shù)開關(guān)中柵壓導(dǎo)通開關(guān)的襯底偏置效應(yīng)，降低了導(dǎo)通電阻的變化率，同時(shí)有效地提高了采樣開關(guān)管的柵源電壓，減小了MOS開關(guān)的導(dǎo)通電阻。

技術(shù)領(lǐng)域

本發(fā)明涉及一種采樣開關(guān)，具體為一種高線性度采樣開關(guān)電路。

背景技術(shù)

在模數(shù)轉(zhuǎn)換器中，采樣保持電路位于系統(tǒng)的前級(jí)，其性能的好壞決定了模數(shù)轉(zhuǎn)換器最后的性能，而其采樣開關(guān)(通常采用MOS管)的性能又決定了信號(hào)的采樣精度和輸入帶寬。MOS管開關(guān)導(dǎo)通時(shí)的導(dǎo)通電阻與其柵源電壓有關(guān)，當(dāng)輸入信號(hào)變化時(shí)，柵源電壓隨之變化，導(dǎo)通電阻的不穩(wěn)定會(huì)引起信號(hào)的非線性失真。為了克服MOS開關(guān)導(dǎo)通電阻的非線性，常常采用柵壓自舉技術(shù)抬高柵極電壓使其高于電源電壓，實(shí)現(xiàn)輸入輸出信號(hào)的有效傳輸。但在常規(guī)柵壓自舉技術(shù)開關(guān)中開關(guān)管的導(dǎo)通電壓除了跟柵極到源極電壓有關(guān)還跟源極到襯底的電壓有關(guān)，源極比襯底電壓高出越多，襯偏效應(yīng)就越明顯，閾值電壓也就越高，使得導(dǎo)通電阻越大，影響輸入信號(hào)帶寬和速率。為了消除襯偏效應(yīng)，通常將開關(guān)管的襯底和源端短接，但這會(huì)使得開關(guān)管無法有效關(guān)斷，因?yàn)楫?dāng)輸入信號(hào)較高時(shí)，輸入信號(hào)會(huì)通過襯底和漏端的PN結(jié)和開關(guān)管的另一端導(dǎo)通。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種高線性度采樣開關(guān)電路，以解決上述背景技術(shù)中提出的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種高線性度采樣開關(guān)電路，包括時(shí)鐘倍乘電路、柵壓提升開關(guān)、襯偏消除電路和采樣開關(guān)經(jīng)電路，所述時(shí)鐘倍乘電路由電容C1、C2，NMOS管N1、N2經(jīng)電路連接而成，電容C1的下極板接時(shí)鐘信號(hào)Q2，上極板接NMOS管N1的源極和NMOS管N2、N3的柵極；電容C2的下極板接時(shí)鐘信號(hào)Q1，上極板接NMOS管N2的源極和N1的柵極；N1、N2、N3的漏端與電源VDD相連；柵壓提升開關(guān)由電容C3，NMOS管N3、N4、N5、N6、N7、N8、N9，PMOS管P1、P2、P3經(jīng)電路連接而成，電容C3的下極板與NMOS管N6、N7的漏極和N4、N5 的源極相連，上極板與NMOS管N3和PMOS管P1的源極相連；PMOS管P2的柵極和NMOS管N4的柵極接時(shí)鐘信號(hào)Q1；PMOS管P2的漏極、P1的柵極、NMOS管N4的漏極、N5的漏極相連；PMOS管P2的源極接電源；NMOS管N5的柵極、N7的柵極、N12的柵極和N8的漏極相連；NMOS管N5的源極、N12的漏極和N10的漏極相連；NMOS管N8的源極、N9的漏極和PMOS管P3的源極相連；NMOS管N9的柵極、PMOS管P3的柵極相連接到時(shí)鐘信號(hào)Q1；NMOS管N8的柵極和PMOS管P3的漏極相連接到電源VDD；NMOS管N9的源極接地；NMOS管N7的源極、N12的漏極、N10的漏極相連接到輸入信號(hào)Vin；NMOS管N7的柵極、N12的柵極、N5的柵極、N10的柵極、N8的漏極和PMOS管P1的漏極相連；襯偏消除電路由NMOS管N10和N11構(gòu)成，NMOS管N10的源極、N11的漏極、N7的襯底、N12的襯底相連；NMOS管N11的柵極接時(shí)鐘信號(hào)Q1；NMOS管N11的源極接地。

作為本發(fā)明的進(jìn)一步技術(shù)方案：所述NMOS管N12為采樣開關(guān)，N12的柵極接PMOS管P1的漏極，漏極接輸入信號(hào)Vin，源極接輸出信號(hào)Vout。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明通過增加兩個(gè)NMOS晶體管的基礎(chǔ)上，有效降低了常規(guī)柵源跟隨技術(shù)開關(guān)中柵壓導(dǎo)通開關(guān)的襯底偏置效應(yīng)，降低了導(dǎo)通電阻的變化率，同時(shí)有效地提高了采樣開關(guān)管的柵源電壓，減小了MOS開關(guān)的導(dǎo)通電阻。

附圖說明

圖1為常規(guī)的柵壓自舉開關(guān)電路。

圖2為本發(fā)明的高線性度采樣開關(guān)電路。