[發明專利]包括電介質層的半導體器件

有效

• 申請號: 201710546180.7
• 申請日: 2017-07-06
• 公開（公告）號: CN107591404B
• 公開（公告）日: 2023-06-20
• 發明（設計）人: 崔恩榮;金斐悟;金泳完;金重浩;孫榮鮮;安宰永;張炳鉉
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B41/20;H01L21/768
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

提供一種包括電介質層的半導體器件。該半導體器件包括堆疊結構和在堆疊結構內的豎直結構。該豎直結構包括具有第一寬度的下部區域和具有大于第一寬度的第二寬度的上部區域。該豎直結構還包括下部區域中的下部厚度與上部區域中的上部厚度的各自的比值彼此不同的兩個電介質層。

技術領域

本發明構思的實施方式涉及一種包括電介質層的半導體器件以及制造該半導體器件的方法。

背景技術

在半導體器件諸如NAND快閃存儲器等的情形下，其集成度可以是確定半導體產品的價格中的一個重要因素。為了提高其集成度，已經提出以三維方案布置的存儲單元。然而，隨著集成度逐漸提高，設置在不同水平面上的存儲單元的分布特性會進一步退化。

發明內容

本發明構思的實施方式提供一種半導體器件以及制造該半導體器件的方法，在該半導體器件中單元分布特性可以改善。

根據本發明構思的一實施方式，一種半導體器件包括堆疊結構以及在堆疊結構內的豎直結構。豎直結構包括具有第一寬度的下部區域和具有大于第一寬度的第二寬度的上部區域。該豎直結構還包括下部區域中的下部厚度與上部區域中的上部厚度的各自比值彼此不同的兩個電介質層。

根據本發明構思的一實施方式，一種半導體器件包括：交替地堆疊在基板上的導電圖案和層間絕緣層。孔穿過導電圖案和層間絕緣層。豎直結構設置在該孔中。豎直結構包括下部區域和在下部區域上的上部區域，上部區域具有比下部區域的寬度大的寬度。豎直結構包括半導體層和鄰近導電圖案的電介質結構。電介質結構包括下部區域中的下部厚度大于上部區域中的上部厚度的層。

根據本發明構思的一實施方式，一種半導體器件包括在基板上的其中形成有開口的堆疊結構。豎直結構在該開口中并包括形成電介質結構的多個層。形成電介質結構的所述多個層的每個具有上部區域和下部區域，下部區域在上部區域和基板之間。對于所述多個層中的第一層的下部區域的厚度與上部區域的厚度的第一比值不同于對于所述多個層中的第二層的下部區域的厚度與上部區域的厚度的第二比值。

注意到，關于一個實施方式描述的本發明構思的方面可以并入在不同的實施方式中，雖然沒有關于其特別描述。也就是，所有的實施方式和/或任何實施方式的特征能夠以任何方式和/或組合來結合。本發明構思的這些和其它的方面在以下闡述的說明書中被詳細地說明。

附圖說明

從以下結合附圖的詳細描述，本公開的以上和其它的方面、特征和優點將被更清楚地理解，附圖中：

圖1是根據本發明構思的示例實施方式的半導體器件的俯視圖；

圖2是根據本發明構思的示例實施方式的半導體器件的剖視圖；

圖3是根據本發明構思的示例實施方式的半導體器件的局部放大圖；

圖4是示出根據本發明構思的示例實施方式的半導體器件的修改的示例的局部放大圖；

圖5是示出根據本發明構思的示例實施方式的半導體器件的修改的示例的剖視圖；

圖6是示出根據本發明構思的示例實施方式的半導體器件的修改的示例的剖視圖；

圖7是示出根據本發明構思的示例實施方式的半導體器件的修改的示例的剖視圖；

圖8是示出根據本發明構思的示例實施方式的半導體器件的修改的示例的剖視圖；

圖9A至圖9F是示出根據本發明構思的示例實施方式的制造半導體器件的方法的示例的剖視圖；以及

圖10A至圖10C是示出根據本發明構思的示例實施方式的制造半導體器件的方法的示例的剖視圖。

具體實施方式