[發(fā)明專利]篩除閃存單元中早期失效的方法

在審

• 申請?zhí)枺?/td>: 201710543541.2
• 申請日: 2017-07-05
• 公開（公告）號: CN107331419A
• 公開（公告）日: 2017-11-07
• 發(fā)明（設(shè)計）人: 錢亮
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: G11C29/04
• 分類號: G11C29/04;G11C29/50
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)31237
• 代理人: 屈蘅

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種篩除閃存單元中早期失效的方法。

背景技術(shù)

閃存的標準物理結(jié)構(gòu)稱為閃存單元(bit)。閃存單元的結(jié)構(gòu)與常規(guī)MOS晶體管不同：常規(guī)的MOS晶體管的柵極(gate)和導(dǎo)電溝道間由柵極絕緣層隔開，一般為氧化層；而閃存在控制柵(CG：control gate，相當于常規(guī)的MOS晶體管的柵極)與導(dǎo)電溝道間還具有浮柵(FG：floating gate)。由于浮柵的存在，使閃存可以完成三種基本操作模式：即讀寫、編程、擦除。即便在沒有電源供給的情況下，浮柵的存在可以保持存儲數(shù)據(jù)的完整性。相鄰的閃存單元之間由隔離結(jié)構(gòu)隔開。

閃存器件(flash memory)以其低成本、低功耗等性能優(yōu)勢，已經(jīng)在非易失存儲器領(lǐng)域占據(jù)主導(dǎo)地位。隨著存儲器件的閃存單元不斷地朝著高集成度和大容量化的方向發(fā)展，制造工藝越來越繁瑣，在制造過程中出現(xiàn)缺陷的可能性也隨之提升。

可靠性(reliability)的定義是：產(chǎn)品在規(guī)定條件下和規(guī)定時間內(nèi)完成相關(guān)規(guī)定作用的能力。在對于閃存進行測試時，通常施加高壓來篩選出早期失效以保證閃存的可靠性。在對閃存的IP地址進行操作(如擦除/編程/讀取)時，閃存中電壓差最大的位置很容易因為早期失效的存在而受到損害。

因此，有必要提出一種新方法來篩除閃存單元中的早期失效，避免閃存的耐久性能受到損失。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種篩除閃存單元中早期失效的方法，以解決現(xiàn)有在篩除早期失效的過程中，施加的高壓容易損傷閃存中的氧化物、影響閃存耐久性能的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種篩除閃存單元中早期失效的方法，在進行篩除閃存單元中早期失效的過程中，將隧穿氧化層處的電壓差控制在4V～10V，將氧化層處的電壓差控制在4V～8V。

可選的，在篩除閃存單元中早期失效的方法中，在進行篩除閃存單元中早期失效的過程中，在所述閃存單元中的字線處施加第一電壓，同時，在所述閃存單元中的控制柵處施加第二電壓；所述字線處施加的第一電壓和所述控制柵處施加的第二電壓之間電壓差的范圍為15V～20V。

可選的，在篩除閃存單元中早期失效的方法中，所述字線處施加的第一電壓是正電壓。

可選的，在篩除閃存單元中早期失效的方法中，所述字線處施加的第一電壓范圍為4V～8V。

可選的，在篩除閃存單元中早期失效的方法中，所述字線處施加的第一電壓為8V。

可選的，在篩除閃存單元中早期失效的方法中，所述控制柵處施加的第二電壓是負電壓。

可選的，在篩除閃存單元中早期失效的方法中，所述控制柵處施加的第二電壓范圍為-9V～-7V。

可選的，在篩除閃存單元中早期失效的方法中，所述控制柵處施加的第二電壓為-9V。

可選的，在篩除閃存單元中早期失效的方法中，所述字線處施加的第一電壓和所述控制柵處施加的第二電壓時間范圍均為7秒～9秒。

可選的，在篩除閃存單元中早期失效的方法中，所述字線處施加的第一電壓和所述控制柵處施加的第二電壓時間均為8秒。

可選的，在篩除閃存單元中早期失效的方法中，所述閃存單元包括襯底以及形成在所述襯底表面上的字線和控制柵。

可選的，在篩除閃存單元中早期失效的方法中，所述隧穿氧化層位于字線和控制柵之間。

可選的，在篩除閃存單元中早期失效的方法中，所述氧化層位于字線和襯底之間。

對于90nm閃存單元，在進行擦除操作中，最大電壓偏差的位置在字線和控制柵之間。在進行晶圓測試時，通過擦除功能，將字線位置電壓設(shè)為9V，控制柵位置設(shè)為-8V，并且以8秒的應(yīng)力時間來篩除潛在的早期失效。然而該測試條件同時也產(chǎn)生了副作用：此時隧穿氧化層處的電壓差大于10V，氧化層處的電壓差為9V，電壓差過高輕微地損傷了氧化物，影響了閃存的耐久性能。

在本發(fā)明提供的篩除閃存單元中早期失效的方法中，將所述閃存單元中隧穿氧化層處的電壓差控制在4V～10V，并且將氧化層處的電壓差控制在4V～8V。這樣能夠使所述閃存單元中隧穿氧化層處的電壓差和氧化層處的電壓差比現(xiàn)有的電壓差低，避免了所述閃存單元中的氧化物被高壓損壞，使所述閃存保持耐久性能。

附圖說明

圖1是本發(fā)明實施例中閃存單元的結(jié)構(gòu)示意圖；

圖中所示：1-隧穿氧化層；2-氧化層；3-字線；4-控制柵；41-浮柵；5-襯底；6-位線。

具體實施方式