[發明專利]半導體封裝件及其形成方法

在審

• 申請號: 201710543411.9
• 申請日: 2017-07-05
• 公開（公告）號: CN107689333A
• 公開（公告）日: 2018-02-13
• 發明（設計）人: 余振華;郭宏瑞;蔡惠榕
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L23/48;H01L23/482
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明的實施例涉及半導體封裝件及其形成方法。

背景技術

由于許多電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的不斷提高，半導體產業經歷了快速增長。在大多數情況下，集成密度的提高是由最小部件尺寸的反復減小引起的，這允許將更多的組件集成到給定區域中。隨著對縮小電子器件的需求的增長，已經出現了對更小和更具創造性的半導體管芯封裝技術的需求。這種封裝系統的實例是疊層封裝(PoP)技術。在PoP器件中，在底部半導體封裝件的頂部上堆疊頂部半導體封裝件以提供高水平的集成密度和組件密度。PoP技術通常使得能夠在印刷電路板(PCB)上生產具有增強的功能和小占用面積的半導體器件。

發明內容

本發明的實施例提供了一種形成半導體封裝件的方法，包括：在晶種層上方形成圖案化的第一光刻膠，其中，所述圖案化的第一光刻膠中的第一開口暴露所述晶種層；在所述第一開口中且在所述晶種層上鍍第一導電材料；去除所述圖案化的第一光刻膠；在去除所述圖案化的第一光刻膠之后，在所述第一導電材料的側壁上方且沿著所述第一導電材料的所述側壁形成圖案化的第二光刻膠，其中，所述圖案化的第二光刻膠的第二開口暴露所述第一導電材料的部分；在所述第二開口中且在所述第一導電材料上鍍第二導電材料；去除所述圖案化的第二光刻膠；在去除所述圖案化的第二光刻膠之后，去除所述晶種層的暴露部分；以及在所述第一導電材料和所述第二導電材料周圍沉積介電層。

本發明的另一實施例提供了一種形成半導體封裝件的方法，包括：將集成電路管芯密封在密封劑中；在所述密封劑和所述集成電路管芯上方沉積第一光刻膠；在所述第一光刻膠中圖案化第一開口以暴露第一導電材料；在所述第一開口中鍍導電通孔，其中，所述導電通孔電連接至所述集成電路管芯；去除所述第一光刻膠；在所述導電通孔周圍沉積第一聚合物層，其中，所述第一聚合物層和所述第一光刻膠包括不同的材料；以及平坦化所述第一聚合物層，使得所述第一聚合物層和所述導電通孔的頂面齊平。

本發明的又一實施例提供了一種半導體封裝件，包括：集成電路管芯；密封劑，設置在所述集成電路管芯周圍；貫通孔，延伸穿過所述密封劑；以及再分布結構，位于所述集成電路管芯和所述密封劑上方，其中，所述再分布結構的金屬化圖案包括：導線，設置在介電層中并且電連接至所述集成電路管芯，其中，所述介電層接觸所述密封劑的頂面；以及導電通孔，位于所述導線上方且電連接至所述導線，其中，所述導電通孔的頂面與所述介電層的頂面齊平。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1至圖36示出根據一些實施例的形成半導體器件封裝件的各個中間階段。

圖37至圖40示出根據一些其他實施例的形成半導體器件封裝件的各個中間階段。

具體實施方式

以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為了便于描述，在此可以使用諸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空間相對術語以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，并且在此使用的空間相對描述符可以同樣地作出相應的解釋。