[發(fā)明專利]半導體封裝結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201710536646.5
• 申請日: 2017-07-04
• 公開（公告）號: CN107644851A
• 公開（公告）日: 2018-01-30
• 發(fā)明（設(shè)計）人: 林岷臻;周哲雅;陳南誠
• 申請（專利權(quán)）人: 聯(lián)發(fā)科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/065
• 代理公司: 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)44280
• 代理人: 何青瓦

技術(shù)領(lǐng)域

本發(fā)明涉及半導體封裝技術(shù)，尤其涉及一種半導體封裝結(jié)構(gòu)。

背景技術(shù)

為了確保電子產(chǎn)品及通信裝置的持續(xù)小型化及多功能性，具有小尺寸、支持多引腳連接、高速操作以及具有高功能性的半導體封裝受到期待。另外，在高頻應(yīng)用中，諸如RF(Radio Frequency，射頻)SIP(System-in-Package，系統(tǒng)級封裝)結(jié)構(gòu)，天線一般用于實現(xiàn)無線通信。

在傳統(tǒng)的SiP結(jié)構(gòu)中，分離的天線元件被獨立地密封或者安裝于PCB(Printed Circuit Board，印刷電路板)或封裝上。另外，半導體晶粒，元件，以及無源器件并排(side by side)布置。但是，現(xiàn)有技術(shù)要求提供額外的區(qū)域來供天線元件安裝于其上。另外，現(xiàn)有技術(shù)要求提供大的區(qū)域來布置這些半導體晶粒，元件和無源器件。

如此，難以減小SiP結(jié)構(gòu)的封裝大小(footprint)，即平面尺寸。另外，由于SiP結(jié)構(gòu)包含密封或安裝在封裝上的天線元件，以及放在下面的并排布置的半導體晶粒、元件以及無源器件，因此SiP結(jié)構(gòu)的整體高度也難以降低。

因此，創(chuàng)新的半導體封裝結(jié)構(gòu)備受期待。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實施例提供了一種半導體封裝結(jié)構(gòu)。

本發(fā)明實施例提供了一種半導體封裝結(jié)構(gòu)，包括：重分布層結(jié)構(gòu)，具有第一表面及相對于該第一表面的第二表面，其中該重分布層結(jié)構(gòu)包括：金屬間介電層和設(shè)置于該金屬間介電層的第一層級處的第一導電層；模塑料，覆蓋該重分布層結(jié)構(gòu)的該第一表面；第一半導體晶粒，設(shè)置在該重分布層結(jié)構(gòu)的該第二表面上，并且電性耦接至該重分布層結(jié)構(gòu)；以及多個凸塊結(jié)構(gòu)，設(shè)置在該重分布層結(jié)構(gòu)的該第二表面上，并且電性耦接至該重分布層結(jié)構(gòu)。

其中，進一步包括：底部填充層，插入在該重分布層結(jié)構(gòu)的該第二表面和該第一半導體晶粒之間。

其中，進一步包括：第二半導體晶粒及電子元件，設(shè)置在該模塑料中并且并排布置，以及電性耦接至該重分布層結(jié)構(gòu)。

其中，該電子元件包括：電容、電感、電阻或者他們的組合。

其中，該第二半導體晶粒包括：射頻前端元件，整合無源器件，或者他們的組合。

其中，該第一導電層具有天線圖案，并且俯視時該天線圖案與該第一半導體晶粒、該第二半導體晶粒及該電子元件橫向隔開。

其中，該第一導電層具有接地屏蔽圖案。

其中，該重分布層結(jié)構(gòu)進一步包括：設(shè)置于該金屬間介電層的第二層級處的第二導電層，其中該第二層級位于該第一層級的下方

其中，該第一導電層具有天線圖案，該第二導電層具有接地屏蔽圖案；該重分布層結(jié)構(gòu)進一步包括：第三導電層，設(shè)置在該金屬間介電層的第三層級處，其中該第三層級位于該第二層級的下方。

其中，該接地屏蔽圖案設(shè)置在該天線圖案的下方，并且俯視時該天線圖案，該接地屏蔽圖案完合覆蓋該第一半導體晶粒的表面，并且該天線圖案與該第一半導體晶粒橫向隔開。

本發(fā)明實施例的有益效果是：

本發(fā)明實施例中，半導體晶粒與多個凸塊結(jié)構(gòu)均設(shè)置在重分布層結(jié)構(gòu)的同一表面上，因此可以提高半導體封裝結(jié)構(gòu)的集成度。

附圖說明

通過閱讀接下來的詳細描述以及參考附圖所做的示例，可以更全面地理解本發(fā)明，其中：

圖1為根據(jù)本發(fā)明實施例的半導體封裝結(jié)構(gòu)的橫截面示意圖；

圖2為根據(jù)本發(fā)明實施例的半導體封裝結(jié)構(gòu)的橫截面示意圖；

圖2-1為圖2所示的半導體封裝結(jié)構(gòu)中的天線圖案的布置的平面示意圖；

圖3為根據(jù)本發(fā)明實施例的半導體封裝結(jié)構(gòu)的橫截面示意圖；

圖4為根據(jù)本發(fā)明實施例的半導體封裝結(jié)構(gòu)的橫截面示意圖；

圖4-1為圖4所示的半導體封裝結(jié)構(gòu)中的天線圖案與接地屏蔽圖案的布置的平面示意圖；

圖5為根據(jù)本發(fā)明實施例的半導體封裝結(jié)構(gòu)的橫截面示意圖；

圖5-1為圖5所示的半導體封裝結(jié)構(gòu)中的天線圖案與接地屏蔽圖案的布置的平面示意圖；

圖6為根據(jù)本發(fā)明實施例的半導體封裝結(jié)構(gòu)的橫截面示意圖；

圖6-1為圖6所示的半導體封裝結(jié)構(gòu)中的天線圖案與接地屏蔽圖案的布置的平面示意圖。

具體實施方式

為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。