[發明專利]半導體結構及其制造方法

有效

• 申請號: 201710532559.2
• 申請日: 2017-07-03
• 公開（公告）號: CN109216358B
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 張維哲;田中義典
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/762;H01L21/8242
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬雯雯;臧建明

本發明提供一種半導體結構，包括基底、設置在基底中的多個第一隔離結構、至少一條埋入式字元線與至少一個第二隔離結構。埋入式字元線與第一隔離結構相交。第二隔離結構與第一隔離結構相交。第二隔離結構的至少一部分的材料與第一隔離結構的材料不同。本發明還提供所述半導體結構的制造方法。上述半導體結構及其制造方法可有效地防止主動區的尺寸縮小，且可避免在接觸窗之間產生短路的問題。

技術領域

本發明涉及一種半導體結構及其制造方法，尤其涉及一種具有埋入式字元線的半導體結構及其制造方法。

背景技術

在采用埋入式字元線的半導體元件的處理中，會在基底中形成相交的隔離結構以定義出主動區。然而，在后續形成埋入式字元線的過程中，濕式清洗與熱處理均會使得隔離結構擴大，而導致主動區的尺寸縮小。因此，接觸窗與主動區的接觸面積也會隨著縮小，而導致接觸窗與主動區之間的阻值增加。如此一來，當上述半導體元件應用于存儲器中時，將使得存儲器的寫入回復時間增加，且操作速度降低。

此外，在形成埋入式字元線的過程中，容易在隔離結構上形成凹陷。因此，在后續形成連接至主動區的接觸窗時，導體材料殘會留在隔離結構的凹陷中，而在接觸窗之間產生短路的問題。

發明內容

本發明提供一種半導體結構及其制造方法，其可有效地防止主動區的尺寸縮小，且可避免在接觸窗之間產生短路的問題。

本發明提出一種半導體結構，包括基底、多個第一隔離結構、至少一條埋入式字元線與至少一個第二隔離結構。第一隔離結構設置在基底中。埋入式字元線設置在基底中。埋入式字元線與第一隔離結構相交。第二隔離結構設置在基底中。第二隔離結構與第一隔離結構相交。第二隔離結構的至少一部分的材料與第一隔離結構的材料不同。第二隔離結構的至少一部分的底面低于基底的頂面。

依照本發明的一實施例所述，在上述半導體結構中，還包括閘介電層。閘介電層設置在埋入式字元線與基底之間。第一隔離結構的材料例如是氧化物，且第二隔離結構的至少一部分的材料例如是氮化物。

依照本發明的一實施例所述，在上述半導體結構中，第二隔離結構可包括第一隔離層與第二隔離層。第二隔離層位于第一隔離層與基底之間。于一較佳實施例中，第一隔離層的材料例如是氮化物，且第二隔離層的材料例如是氧化物。

依照本發明的一實施例所述，在上述半導體結構中，由第一隔離結構與第二隔離結構定義出多個主動區。位于第二隔離結構的一側的主動區的上視圖案可在正斜率的延伸方向上延伸，且位于第二隔離結構的另一側的主動區的上視圖案可在負斜率的延伸方向上延伸。

依照本發明的一實施例所述，在上述半導體結構中，由第一隔離結構與第二隔離結構定義出多個主動區。位于第二隔離結構的一側與另一側的主動區的上視圖案可具有相同的延伸方向。

本發明提出一種半導體結構的制造方法，包括以下步驟。在基底中形成多個第一隔離結構。在基底中形成至少一條埋入式字元線。埋入式字元線與第一隔離結構相交。在形成埋入式字元線之后，在基底中形成至少一個第二隔離結構。第二隔離結構與第一隔離結構相交。

依照本發明的一實施例所述，在上述半導體結構的制造方法中，第一隔離結構的形成方法可包括以下步驟。在基底上形成第一圖案化硬罩幕層。以第一圖案化硬罩幕層為罩幕，移除部分基底，而在基底中形成多個第一開口。在第一開口中形成第一隔離結構。埋入式字元線的形成方法可包括以下步驟。在基底上形成第二圖案化硬罩幕層。以第二圖案化硬罩幕層為罩幕，移除部分基底，而在基底中形成至少一個第二開口。在第二開口的部分表面上形成閘介電層。在第二開口中形成埋入式字元線。

依照本發明的一實施例所述，在上述半導體結構的制造方法中，還可包括對第一隔離結構進行回蝕刻處理。

依照本發明的一實施例所述，在上述半導體結構的制造方法中，第二隔離結構的至少一部分的材料與第一隔離結構的材料可為不同。