[發明專利]嵌入式時鐘恢復

有效

• 申請號: 201710525256.8
• 申請日: 2010-04-12
• 公開（公告）號: CN107257264B
• 公開（公告）日: 2019-10-11
• 發明（設計）人: N·J·科尼;C·Q·卡特
• 申請（專利權）人: ATI技術無限責任公司
• 主分類號: H04J3/06
• 分類號: H04J3/06;H04L25/02;G09G5/00
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明揭示嵌入式時鐘恢復。一種用以由來源裝置傳輸來源數據串流至接收裝置的方法，該方法包括下列步驟：由該來源裝置通過一第一實體鏈路至一第二實體鏈路，且通過該第二實體鏈路至該接收裝置形成一邏輯通道，該邏輯通道配置成攜載(i)該來源數據串流，以及(ii)兩個或多個速率參數，其中，所述速率參數聯系該來源數據串流的一數據速率與該邏輯通道的一數據速率，其中，該兩個或多個速率參數的每一個是內含于在該邏輯通道中傳輸的一個或多個封包，且其中，該第一實體鏈路及該第二實體鏈路具有不同鏈路速率。

本申請是申請號為201080022613.5,申請日為2010年4月12日，發明名稱為“嵌入式時脈恢復”的中國專利申請的分案申請。

技術領域

本發明大體有關于來源裝置(source device)與接收裝置(sink device)的同步。

背景技術

發射器與接收器的時鐘同步為數據通訊的重要方面。時鐘同步常指透過連接發射器與接收器之實體鏈路(physical link)用來傳輸數據的時鐘頻率。不過，在有些數據通訊應用中，會要求接收器決定并非實體鏈路之時鐘頻率的時鐘頻率。例如，可能要求接收器(例如，電視顯示器)決定數據源(例如，DVD譯碼器)在輸出數據串流時的時鐘頻率。在接收器需要原始數據提供給發射器的時鐘速率(clock rate)時，數據串流被稱作同步數據串流(isochronous data stream)。

現有數種習知方法用于傳輸同步數據串流。有一習知方法要求來源裝置傳輸用以聯系來源數據速率(source data rate)與鏈路數據速率(link data rate)的一個或多個參數給接收裝置。不過，取決于鏈路數據速率，當在來源及接收處的鏈路數據速率不同時，可能導致不兼容。另一習知方法系利用在接收裝置的緩沖器，在此緩沖器的深度被接收裝置用來決定時鐘速率。不過，依賴緩沖器會引進可變延遲以及昂貴的緩沖器要求。又一習知方法要求任何中間裝置可基于輸入、輸出鏈路速率的數據速率來重新產生來源裝置所傳輸的速率參數。不過，要求中間裝置重新產生速率參數會增加裝置的復雜度及成本。

因此，亟須改良方法及系統使得接收裝置可恢復來源數據串流的時鐘速率。更特別的是，亟須改良方法用以在同步數據串流的傳輸期間使來源裝置與接收裝置同步。

發明內容

揭示數種用于同步來源及接收裝置的設備及方法，在此一接收裝置可有效決定來源數據速率，甚至在接收裝置不直接耦合至來源裝置的情形下。一種用以由來源裝置傳輸來源數據串流至接收裝置的方法，其系包括形成由一來源裝置至一接收裝置的一邏輯通道。該邏輯通道配置成可攜載該來源數據串流，以及一個或多個速率參數。所述速率參數聯系該來源數據串流之一數據速率與該邏輯通道之一數據速率。

一種供接收裝置恢復來源數據速率的方法，其系包括下列步驟：檢測在一接收數據串流之中的一邏輯通道，在此該邏輯通道系包含該來源數據串流，從該接收數據串流恢復一個或多個速率參數，決定該邏輯通道的一數據速率，以及基于該邏輯通道之該數據速率與該一個或多個速率參數來決定該來源數據串流之該數據速率。

一種使得接收裝置能決定來源數據速率的數據傳輸系統系包含一來源裝置以及直接或間接耦合至該來源裝置的一接收裝置。該來源裝置配置成可形成由該來源裝置至該接收裝置的一邏輯通道，該邏輯通道配置成可攜載(i)該來源數據串流，以及(ii)一個或多個速率參數，以及透過一傳輸鏈路傳輸該邏輯通道。所述速率參數聯系該來源數據串流之一數據速率與該邏輯通道之一數據速率。該接收裝置配置成可：檢測一接收數據串流之中的邏輯通道，從該接收數據串流恢復該一個或多個速率參數，決定該邏輯通道之該數據速率，以及基于該邏輯通道之該數據速率與該一個或多個速率參數來決定該來源數據串流之該數據速率。

以下參考附圖來詳述本發明的其它具體實施例、特征及優點以及本發明各種具體實施例的結構與操作。

附圖說明