[發(fā)明專利]嵌入式時鐘恢復(fù)有效
| 申請?zhí)枺?/td> | 201710525256.8 | 申請日： | 2010-04-12 |
| 公開（公告）號： | CN107257264B | 公開（公告）日： | 2019-10-11 |
| 發(fā)明（設(shè)計）人： | N·J·科尼;C·Q·卡特 | 申請（專利權(quán)）人： | ATI技術(shù)無限責(zé)任公司 |
| 主分類號： | H04J3/06 | 分類號： | H04J3/06;H04L25/02;G09G5/00 |
| 代理公司： | 北京戈程知識產(chǎn)權(quán)代理有限公司 11314 | 代理人： | 程偉;王錦陽 |
| 地址： | 加拿大，*** | 國省代碼： | 加拿大;CA |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 嵌入式 時鐘 恢復(fù) | ||
1.一種用以由來源裝置傳輸來源數(shù)據(jù)串流至接收裝置的方法，該方法包括下列步驟：
由該來源裝置通過一第一實體鏈路至一第二實體鏈路，且通過該第二實體鏈路至該接收裝置形成一邏輯通道，該邏輯通道配置成攜載(i)該來源數(shù)據(jù)串流，以及(ii)兩個或多個速率參數(shù)，其中，所述速率參數(shù)聯(lián)系該來源數(shù)據(jù)串流的一數(shù)據(jù)速率與該邏輯通道的一數(shù)據(jù)速率，其中，該兩個或多個速率參數(shù)的每一個是內(nèi)含于在該邏輯通道中傳輸?shù)囊粋€或多個封包，且其中，該第一實體鏈路及該第二實體鏈路具有不同鏈路速率。
2.根據(jù)權(quán)利要求1所述的方法，其中，該形成步驟包括下列步驟：
基于不包括填充數(shù)據(jù)的一數(shù)據(jù)速率來決定該邏輯通道的該數(shù)據(jù)速率。
3.根據(jù)權(quán)利要求1所述的方法，其中，該形成步驟包括下列步驟：
決定相應(yīng)至一邏輯通道時鐘的一預(yù)定周期數(shù)的第一速率參數(shù)，其中，該邏輯通道時鐘聯(lián)系至該邏輯通道的該數(shù)據(jù)速率；以及
決定相應(yīng)至在第一間隔內(nèi)的一來源串流時鐘的一周期數(shù)的第二速率參數(shù)，其中，基于該第一速率參數(shù)與該邏輯通道時鐘來決定該第一間隔，以及其中，該來源串流時鐘與該來源數(shù)據(jù)串流的該數(shù)據(jù)速率聯(lián)系，
其中，該兩個或多個速率參數(shù)包含該第一速率參數(shù)與該第二速率參數(shù)。
4.根據(jù)權(quán)利要求3所述的方法，進一步包括下列步驟：
嵌入該第一速率參數(shù)及該第二速率參數(shù)于該邏輯通道。
5.根據(jù)權(quán)利要求1所述的方法，進一步包括下列步驟：
在該來源裝置處接收該來源數(shù)據(jù)串流；以及
基于收到的來源數(shù)據(jù)串流來決定該來源數(shù)據(jù)串流的數(shù)據(jù)速率。
6.根據(jù)權(quán)利要求1所述的方法，進一步包括下列步驟：
在該來源裝置處產(chǎn)生該來源數(shù)據(jù)串流；以及
基于產(chǎn)生的來源數(shù)據(jù)串流來決定該來源數(shù)據(jù)串流的數(shù)據(jù)速率。
7.根據(jù)權(quán)利要求1所述的方法，進一步包括下列步驟：
經(jīng)由一個或多個分支裝置，傳輸該邏輯通道至該接收裝置。
8.一種供接收裝置恢復(fù)來源數(shù)據(jù)串流的數(shù)據(jù)速率的方法，包括下列步驟：
檢測在一接收數(shù)據(jù)串流中的一邏輯通道，其中，該邏輯通道攜載由來源裝置通過一第一實體鏈路至一第二實體鏈路，且通過該第二實體鏈路至該接收裝置的該來源數(shù)據(jù)串流，且其中，該第一實體鏈路及該第二實體鏈路具有不同鏈路速率；
從該接收數(shù)據(jù)串流恢復(fù)兩個或多個速率參數(shù)，其中，該兩個或多個速率參數(shù)的每一個是內(nèi)含于在該邏輯通道中傳輸?shù)囊粋€或多個封包；
決定該邏輯通道的一數(shù)據(jù)速率；以及
基于該邏輯通道的該數(shù)據(jù)速率與該兩個或多個速率參數(shù)來決定該來源數(shù)據(jù)串流的該數(shù)據(jù)速率。
9.根據(jù)權(quán)利要求8所述的方法，其中，進一步基于鏈路速率來決定該來源數(shù)據(jù)串流的該數(shù)據(jù)速率。
10.根據(jù)權(quán)利要求8所述的方法，其中，該恢復(fù)兩個或多個速率參數(shù)的步驟包括下列步驟：
接收第一速率參數(shù)；以及
接收第二速率參數(shù)，
其中，該第一速率參數(shù)與該第二速率參數(shù)聯(lián)系該來源數(shù)據(jù)串流的該數(shù)據(jù)速率與該邏輯通道的該數(shù)據(jù)速率。
11.根據(jù)權(quán)利要求8所述的方法，其中，決定該邏輯通道的一數(shù)據(jù)速率的步驟包括下列步驟：
基于不包括填充數(shù)據(jù)的一數(shù)據(jù)速率來決定該邏輯通道的該數(shù)據(jù)速率。
12.根據(jù)權(quán)利要求10所述的方法，其中，決定該來源數(shù)據(jù)串流的該數(shù)據(jù)速率的步驟包括下列步驟：
該邏輯通道的該數(shù)據(jù)速率乘以該第二速率參數(shù)與該第一速率參數(shù)的比例。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于ATI技術(shù)無限責(zé)任公司，未經(jīng)ATI技術(shù)無限責(zé)任公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710525256.8/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
