[發明專利]一種基于CPU+GPU+FPGA架構的異構計算系統和方法

在審

• 申請號: 201710520154.7
• 申請日: 2017-06-30
• 公開（公告）號: CN107273331A
• 公開（公告）日: 2017-10-20
• 發明（設計）人: 趙瑞東;彭福來;于治樓;陳乃闊;牛玉峰
• 申請（專利權）人: 山東超越數控電子有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京連和連知識產權代理有限公司11278
• 代理人: 楊帆

技術領域

本發明涉及異構計算技術領域，具體涉及一種基于CPU+GPU+FPGA架構的異構計算系統和方法。

背景技術

現代社會信息量的暴增對計算機的計算性能提出了更高的要求，通過縱向提高CPU的處理性能已經遇到了制作工藝、功耗等技術瓶頸。CPU的內核架構決定了其比較擅長于處理不規則數據結構和不可預測的存取模式，以及遞歸算法、分支密集型代碼和單線程程序。GPU和FPGA的內部架構決定了其具有較強的并行處理能力，使其更擅長于處理計算密集型任務。

現有技術中，GPU雖然能夠有效提高計算性能，但存在著功耗高的問題，FPGA能夠有效降低功耗，具有較高的性能功耗比，但FPGA的峰值性能要遜色于GPU。目前高性能計算領域中存在著計算任務之龐大，處理任務類型之繁多等問題，例如，有些應用場景更看重計算性能，而不太關注能耗問題，而有些應用場景既看重計算性能又要求功耗盡可能低，有些應用程序比較適合通過FPGA進行加速，而有些應用程序比較適合通過GPU進行加速。

因此需要提出一種新型的計算系統，以適應上述不同的應用場景、滿足不同類型的任務需求。

發明內容

針對上述現有技術中的問題，需要針對不同應用場景和不同任務需求進行有針對性的計算，本發明的目的在于提供一種基于CPU+GPU+FPGA架構的異構計算系統和方法。

為了實現上述目的，本發明采用的技術方案如下：

根據本發明，提供了一種基于CPU+GPU+FPGA架構的異構計算系統，包括CPU主機單元、一個或多個GPU異構加速單元和一個或多個FPGA異構加速單元，CPU主機單元分別與GPU異構加速單元、FPGA異構加速單元通信連接，其中：

CPU主機單元用于資源管理，以及將處理任務分配給GPU異構加速單元和/或FPGA異構加速單元；

GPU異構加速單元對來自CPU主機單元的任務進行并行處理；

FPGA異構加速單元對來自CPU主機單元的任務進行串行或并行處理。

進一步地，GPU異構加速單元由OpenCL語言編程；

FPGA異構加速單元由OpenCL語言編程。

進一步地，通過OpenCL ICD Loader將GPU異構加速單元和FPGA異構加速單元統一到一起，OpenCL ICD Loader提供所有OpenCL API接口。

進一步地，GPU異構加速單元包括OpenCL平臺、運行支持庫、編譯器和OpenCL驅動；

FPGA異構加速單元包括OpenCL平臺、運行支持庫、編譯器和OpenCL驅動。

進一步地，CPU主機單元通過PCIe與GPU異構加速單元進行通信；

CPU主機單元通過PCIe與FPGA異構加速單元進行通信。

進一步地，FPGA異構加速單元包括固定區和可重構區，其中可重構區能夠實現kernel算法的重新配置。

進一步地，GPU異構加速單元和/或FPGA異構加速單元包括DDR4內存。

根據本發明，提供了一種基于CPU+GPU+FPGA架構的異構計算方法，包括以下步驟：

S00：CPU主機單元對任務進行預處理，并且將所述任務分類為第一類任務和第二類任務；

S10：CPU主機單元通過調用OpenCL ICD Loader來獲取GPU異構加速單元和FPGA異構加速單元的列表；

S20：CPU主機單元將第一類任務分配給列表中對應的GPU異構加速單元，并且將第二類任務分配給列表中對應的FPGA異構加速單元；

S30：GPU異構加速單元對第一類任務進行并行處理，在處理完后以中斷的形式通知CPU主機單元，并且將計算結果傳給CPU主機單元；FPGA異構加速單元對第二類任務進行串行或并行處理，在處理完后以中斷的形式通知CPU主機單元，并且將計算結果傳給CPU主機單元；

S40：CPU主機單元讀取計算結果后，進行整合、后處理，再將最終結果返給用戶。

進一步地，第一類任務為要求高運算速度的任務或圖像處理任務；

第二類任務為要求低功耗運行的任務、接口通信任務或數據加解密任務。

進一步地，步驟S30中：

GPU異構加速單元處理的結果和/或FPGA異構加速單元處理的結果通過PCIe傳給CPU主機單元。

本發明通過以上技術方案，能夠獲得以下有益技術效果：