[發明專利]一種基于CPU+GPU+FPGA架構的異構計算系統和方法

在審

• 申請號: 201710520154.7
• 申請日: 2017-06-30
• 公開（公告）號: CN107273331A
• 公開（公告）日: 2017-10-20
• 發明（設計）人: 趙瑞東;彭福來;于治樓;陳乃闊;牛玉峰
• 申請（專利權）人: 山東超越數控電子有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京連和連知識產權代理有限公司11278
• 代理人: 楊帆

1.一種基于CPU+GPU+FPGA架構的異構計算系統，其特征在于，包括CPU主機單元(1)、一個或多個GPU異構加速單元(2)和一個或多個FPGA異構加速單元(3)，所述CPU主機單元(1)分別與所述GPU異構加速單元(2)、所述FPGA異構加速單元(3)通信連接，其中：

所述CPU主機單元(1)用于資源管理，以及將處理任務分配給所述GPU異構加速單元(2)和/或所述FPGA異構加速單元(3)；

所述GPU異構加速單元(2)對來自所述CPU主機單元(1)的任務進行并行處理；

所述FPGA異構加速單元(3)對來自所述CPU主機單元(1)的任務進行串行或并行處理。

2.根據權利要求1所述的異構計算系統，其特征在于：

所述GPU異構加速單元(2)由OpenCL語言編程；

所述FPGA異構加速單元(3)由OpenCL語言編程。

3.根據權利要求2所述的異構計算系統，其特征在于：

通過OpenCL ICD Loader將所述GPU異構加速單元(2)和所述FPGA異構加速單元(3)統一到一起，所述OpenCL ICD Loader提供所有OpenCL API接口。

4.根據權利要求2所述的異構計算系統，其特征在于：

所述GPU異構加速單元(2)包括OpenCL平臺、運行支持庫、編譯器和OpenCL驅動；

所述FPGA異構加速單元(3)包括OpenCL平臺、運行支持庫、編譯器和OpenCL驅動。

5.根據權利要求1所述的異構計算系統，其特征在于：

所述CPU主機單元(1)通過PCIe與所述GPU異構加速單元(2)進行通信；

所述CPU主機單元(1)通過PCIe與所述FPGA異構加速單元(3)進行通信。

6.根據權利要求1所述的異構計算系統，其特征在于：

所述FPGA異構加速單元(3)包括固定區和可重構區，其中所述可重構區能夠實現kernel算法的重新配置。

7.根據權利要求1所述的異構計算系統，其特征在于：

所述GPU異構加速單元(2)和/或所述FPGA異構加速單元(3)包括DDR4內存。

8.一種基于CPU+GPU+FPGA架構的異構計算方法，其特征在于，包括以下步驟：

S00：CPU主機單元(1)對任務進行預處理，并且將所述任務分類為第一類任務和第二類任務；

S10：所述CPU主機單元(1)通過調用OpenCL ICD Loader來獲取GPU異構加速單元(2)和FPGA異構加速單元(3)的列表；

S20：所述CPU主機單元(1)將所述第一類任務分配給所述列表中對應的所述GPU異構加速單元(2)，并且將所述第二類任務分配給所述列表中對應的所述FPGA異構加速單元(3)；

S30：所述GPU異構加速單元(2)對所述第一類任務進行并行處理，在處理完后以中斷的形式通知所述CPU主機單元(1)，并且將計算結果傳給所述CPU主機單元(1)；所述FPGA異構加速單元(3)對所述第二類任務進行串行或并行處理，在處理完后以中斷的形式通知所述CPU主機單元(1)，并且將計算結果傳給所述CPU主機單元(1)；

S40：所述CPU主機單元(1)讀取計算結果后，進行整合、后處理，再將最終結果返給用戶。

9.根據權利要求8所述的異構計算方法，其特征在于：

所述第一類任務為要求高運算速度的任務或圖像處理任務；

所述第二類任務為要求低功耗運行的任務、接口通信任務或數據加解密任務。

10.根據權利要求8所述的異構計算方法，其特征在于，步驟S30中：

所述GPU異構加速單元(2)處理的結果和/或所述FPGA異構加速單元(3)處理的結果通過PCIe傳給所述CPU主機單元(1)。