[發明專利]半導體封裝裝置、半導體引線框架及其切筋方法

在審

• 申請號: 201710519913.8
• 申請日: 2017-06-30
• 公開（公告）號: CN107275308A
• 公開（公告）日: 2017-10-20
• 發明（設計）人: 徐亞亞;余鎣軍;楊曉東;都俊興;周杰
• 申請（專利權）人: 深圳賽意法微電子有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L21/48
• 代理公司: 深圳市隆天聯鼎知識產權代理有限公司44232
• 代理人: 劉抗美,闕龍燕

技術領域

本發明涉及半導體的封裝領域，特別涉及一種半導體封裝裝置、半導體引線框架及其切筋方法。

背景技術

半導體封裝裝置是由晶圓按照產品型號及功能需求加工得到的具有獨立芯片的裝置。目前，半導體封裝裝置，例如，三極管封裝裝置，其管腳的尺寸一般為1.35mm寬，0.5mm厚。該半導體封裝裝置安裝在PCB印制電路板上時，占用的PCB印制電路板的面積一般為1.35mm*0.5mm*3(其中3為管腳數量)，對于直插式封裝而言，PCB印制電路板要為半導體封裝裝置的每一只管腳開一開孔，并且管腳越大，開孔尺寸也就越大，占用PCB印制電路板的尺寸也越大，導致PCB印制電路板上焊接的半導體器件的數量減少。另一方面，因PCB印制電路板上的開孔略大于管腳，在將管腳焊接至PCB印制電路板時，容易造成管腳上的焊錫通過開孔向下流動，造成管腳與PCB印制電路板的焊接性能差、焊接不可靠的問題。

發明內容

為了解決現有技術中存在的半導體封裝裝置的管腳與PCB印制電路板焊接性能差、焊接不可靠的問題，本發明提供一種半導體封裝裝置。

本發明另提供一種半導體引線框架，該引線框架切筋后能夠形成上述半導體封裝裝置的管腳結構。

本發明另提供一種半導體引線框架，所述引線框架為切筋過后的引線框架，該引線框架具有上述半導體封裝裝置的管腳結構。

本發明另提供一種半導體引線框架的切筋方法，該方法能夠形成上述半導體封裝裝置的管腳結構。

本發明提供一種半導體封裝裝置，包括：

封裝外殼；

半導體器件，包覆在所述封裝外殼內；

管腳，用于與所述半導體器件電氣連接，所述管腳裸露在所述封裝外殼外；

所述管腳靠近所述封裝外殼的兩側分別具有由兩凸起和一凹槽形成的方波狀結構，所述凸起和所述凹槽沿所述管腳的長度方向依次交替設置，所述管腳與PCB印制電路板進行焊接時，焊錫將匯聚在所述凹槽中。

可選的，在所述管腳插入PCB印制電路板后，所述PCB印制電路板卡在所述兩凸起之間，使得其中一個凸起位于所述PCB印制電路板上表面，另一個凸起位于所述PCB印制電路板的下表面。

可選的，所述管腳的寬度尺寸為0.7mm-0.9mm，所述凸起的高度為0.075mm-0.1mm。

可選的，所述管腳的外表面涂覆有錫層。

可選的，所述錫層的覆蓋范圍為從所述管腳的凹槽開始延伸到靠近所述封裝外殼的管腳部分。

本發明另提供一種半導體引線框架，包括：

至少一散熱區；

至少一載片區，用于安裝半導體器件，所述載片區連接所述散熱區；

至少一管腳框架，所述管腳框架包括邊角框架，位于所述邊角框架內的多個管腳以及連接各管腳的第一連筋、第二連筋，所述第一連筋靠近所述載片區，所述第二連筋位于所述第一連筋遠離所述載片區的一側；

所述第一連筋被切斷后，各管腳兩側的切筋處分別形成第一凸起，所述第二連筋被切斷后，各管腳兩側的切筋處分別形成第二凸起，所述第一凸起和所述第二凸起沿所述管腳的長度方向間隔設置，且所述第一凸起和所述第二凸起之間形成一凹槽，第一凸起、所述第二凸起和所述凹槽形成方波狀結構。

可選的，所述第一連筋和所述第二連筋之間的管腳寬度為0.7mm~0.9mm。

本發明另提供一種半導體引線框架，包括：

散熱區；

載片區，用于安裝半導體器件，所述載片區連接所述散熱區；

管腳，用于電氣連接所述載片區中的半導體器件，所述管腳靠近所述載片區的兩側分別具有由兩凸起和一凹槽形成的方波狀結構，所述凸起和所述凹槽沿所述管腳的長度方向依次交替設置，所述管腳與PCB印制電路板進行焊接時，焊錫將匯聚在所述凹槽中。

本發明另提供一種半導體引線框架切筋方法，所述引線框架包括散熱區、載片區和管腳框架，所述管腳框架包括邊角框架，位于所述邊角框架內的多個管腳以及連接各管腳的第一連筋、第二連筋，所述方法包括：

第一次切筋：切斷第一連筋，第一連筋切完后，各管腳兩側的切筋處分別形成第一凸起；

電鍍：在管腳框架的外表面電鍍形成一錫層；

第二次切筋：切斷第二連筋，切完第二連筋后，各管腳兩側的切筋處分別形成第二凸起，所述第一凸起和所述第二凸起之間形成一凹槽，所述錫層的覆蓋范圍為從所述管腳的凹槽處開始至靠近所述載片區的管腳部分。

可選的，在第一次切筋之前，所述方法還包括：