[發明專利]像素補償電路

在審

• 申請號: 201710515492.1
• 申請日: 2017-06-29
• 公開（公告）號: CN109215574A
• 公開（公告）日: 2019-01-15
• 發明（設計）人: 張金方;王向前;韓珍珍;張露
• 申請（專利權）人: 昆山國顯光電有限公司
• 主分類號: G09G3/3225
• 分類號: G09G3/3225
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

1.一種像素補償電路，其特征在于，所述像素補償電路包括：

第一晶體管，所述第一晶體管具有第一端、第二端和控制端，所述第一晶體管的第一端電性耦接至參考電壓端，所述第一晶體管的控制端電性耦接至第一控制信號端；

第二晶體管，所述第二晶體管具有第一端、第二端和控制端，所述第二晶體管的第一端電性耦接至所述參考電壓端，所述第二晶體管的第二端電性耦接至第一連接點，所述第二晶體管的控制端電性耦接至所述第一控制信號端；

第三晶體管，所述第三晶體管具有第一端、第二端和控制端，所述第三晶體管的第一端電性耦接至數據電壓端，所述第三晶體管的控制端電性耦接至第二控制信號端；

第四晶體管，所述第四晶體管具有第一端、第二端和控制端，所述第四晶體管的第一端電性耦接至所述第一連接點，所述第四晶體管的第二端電性耦接至第二連接點，所述第四晶體管的控制端電性耦接至所述第二控制信號端；

第五晶體管，所述第五晶體管具有第一端、第二端和控制端，所述第五晶體管的第一端電性耦接至所述第三晶體管的第二端，所述第五晶體管的第二端電性耦接至第一電壓端，所述第五晶體管的控制端電性耦接至第三控制信號端；

第六晶體管，所述第六晶體管具有第一端、第二端和控制端，所述第六晶體管的第二端電性耦接至所述第三晶體管的第二端及所述第五晶體管的第一端，所述第六晶體管的控制端電性耦接至所述第一連接點；

第七晶體管，所述第七晶體管和所述第六晶體管共用一個控制端，所述第七晶體管具有第一端和第二端，所述第七晶體管的第一端電性耦接至所述第二連接點，所述第七晶體管的第二端電性耦接至所述第六晶體管的第一端；

第八晶體管，所述第八晶體管具有第一端、第二端和控制端，所述第八晶體管的第一端電性耦接至所述第一晶體管的第二端，所述第八晶體管的第二端電性耦接至所述第二連接點，所述第八晶體管的控制端電性耦接至所述第三控制信號端；

存儲電容，所述存儲電容具有第一端和第二端，所述存儲電容的第一端電性耦接至所述第一電壓端及所述第五晶體管的第二端，所述存儲電容的第二端電性耦接至所述第一連接點；

發光二極管，所述發光二極管具有陽極端和陰極端，所述發光二極管的陽極端電性耦接至所述第一晶體管的第二端及所述第八晶體管的第一端，所述發光二極管的陰極端電性耦接至第二電壓端；

所述第一電壓端提供的電壓高于所述第二電壓端提供的電壓。

2.如權利要求1所述的像素補償電路，其特征在于，所述像素補償電路還包括第九晶體管，所述第九晶體管和所述第二晶體管共用一個控制端，所述第九晶體管具有第一端和第二端，所述第九晶體管耦接在所述第二晶體管和所述第一連接點之間，所述第九晶體管的第一端電性耦接至所述第二晶體管的第二端，所述第九晶體管的第二端電性耦接至所述第一連接點。

3.如權利要求2所述的像素補償電路，其特征在于，所述像素補償電路還包括第十晶體管，所述第十晶體管和所述第四晶體管共用一個控制端，所述第十晶體管具有第一端和第二端，所述第十晶體管耦接在所述第四晶體管和所述第二連接點之間，所述第十晶體管的第一端電性耦接至所述第二連接點，所述第十晶體管的第二端電性耦接至所述第四晶體管的第二端。

4.如權利要求1所述的像素補償電路，其特征在于，所述像素補償電路還包括第十一晶體管，所述第十一晶體管和所述第六晶體管、第七晶體管共用一個控制端。

5.如權利要求3所述的像素補償電路，其特征在于，所述第一晶體管至所述第十晶體管均為P型薄膜晶體管。

6.如權利要求5所述的像素補償電路，其特征在于，當所述第一控制信號端輸出低電平且所述第二控制信號端和所述第三控制信號端輸出高電平時，所述像素補償電路處于初始化階段；當所述第二控制信號端輸出低電平且所述第一控制信號端和所述第三控制信號端輸出高電平時，所述像素補償電路處于數據寫入階段；當所述第三控制信號端輸出低電平且所述第一控制信號端和所述第二控制信號端輸出高電平時，所述像素補償電路處于發光階段。