[發明專利]電氣組件中的鍵合線的仿真測試方法及存儲介質和設備

有效

• 申請號: 201710514918.1
• 申請日: 2017-06-29
• 公開（公告）號: CN107330184B
• 公開（公告）日: 2020-03-24
• 發明（設計）人: 孫海燕;孫玲;趙繼聰;劉炎華;楊玲玲;成秀清;孫文俊
• 申請（專利權）人: 南通大學
• 主分類號: G06F30/398
• 分類號: G06F30/398;G01R31/28
• 代理公司: 北京商專永信知識產權代理事務所(普通合伙) 11400
• 代理人: 高之波;倪金磊

本發明實施例提供了一種電氣組件中的鍵合線的仿真測試方法，包括：生成電氣組件的物理仿真模型；以第一導線朝第二導線方向的結束端為起始劃分線，以第二導線朝第一導線方向的結束端為終止劃分線，將仿真模型劃分為頭部分、中間部分和尾部分，其中，頭部分對應于鍵合線與第一導線的焊盤區域，尾部分對應于鍵合線與第二導線的焊盤區域；建立頭部分的和尾部分的電路模型；建立中間部分的電路模型；將頭部分的電路模型、中間部分的電路模型和尾部分的電路模型級聯，生成電氣組件的仿真電路。本發明實施例還提供了相應的存儲介質和電子設備。本發明能夠代替全波電磁場仿真軟件生成仿真電路，降低成本，減少不必要的資源浪費。

技術領域

本發明涉及到半導體封裝技術領域，尤其涉及各類高頻/高速集成電路封裝技術中采用鍵合線作為連接方式的仿真測試方法。具體地，本發明涉及電氣組件中的鍵合線的仿真測試方法及存儲介質和設備。

背景技術

在微電子封裝中，鍵合線作為集成電路芯片和引線框架(或封裝基板)之間的主要連接方式之一，具有成本低廉，工藝簡單的優勢，實現了集成電路芯片和PCB系統之間信號和能量的傳輸。隨著集成電路芯片的工作頻率、工作速度大幅提高，信號的上升沿變得更陡，鍵合線的高頻寄生參數將會對信號的完整性、能量的傳輸造成很大的影響。因此對鍵合線的詳細分析與研究對高頻、高速集成電路封裝，尤其是射頻多芯片組件封裝有著重要的現實意義。

鍵合線作為集成電路封裝中最為常用的連接組件，隨著芯片工作頻率、工作速度的不斷提高，鍵合線的寄生參數越來越顯著地影響電路特性。因此需要在封裝設計初期建立恰當的鍵合線模型，以正確評估鍵合線的電氣特性。

目前，一種傳統的鍵合線參數模型可以通過一個由電阻和電感串聯的網絡來表征，其電阻R、電感L通常可以通過經驗公式(1)和(2)來描述。

公式(1)和公式(2)中，

l、d分別表示鍵合金線的長度和直徑；

μ₀為空氣介質的導體率(μ₀＝4^πx10^-7H/m)；

μ_r為鍵合金絲的相對磁導率，其值等于1；

ρ和d_s分別表示鍵合金線材料的電阻率和趨膚深度。

圖1給出了鍵合線系統的物理模型，其中圖1a為集成電路芯片和封裝基板的鍵合線連接的平面截面圖模型；圖1b為圖1a的局部放大圖。

其中，基板介質的厚度為0.2mm，金屬層厚度為0.036mm，考慮到集成電路芯片在封裝時通常被減薄到0.2mm以下，模型中用一介質層來代替芯片，其厚度為0.2mm，芯片介質層的介電常數和基板的介電常數均定義為4.2，鍵合線兩端各接一段芯片連接線和基板連接線，特征阻抗均定義為50Ω標準阻抗；

圖1b為鍵合線結構的局部放大圖，鍵合線采用四點模型，

其中h表示芯片鍵合點上方的鍵合高度，模型中定義為0.2mm，

芯片鍵合點的角度alpha定義為80度，

基板鍵合點的角度beta定義為15度，

鍵合線的直徑為0.025mm，

整個鍵合線部分的長度約為2.0347mm。