[發明專利]一種FinFET器件及其制作方法

有效

• 申請號: 201710508922.7
• 申請日: 2017-06-28
• 公開（公告）號: CN109148580B
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明提供一種FinFET器件及其制作方法，所述方法包括:提供半導體襯底，所述半導體襯底上形成有多個虛擬鰭片；沉積隔離材料層，以完全填充所述虛擬鰭片之間的間隙；回刻蝕所述虛擬鰭片，以在所述隔離材料層之間形成第一凹槽；在所述第一凹槽內沉積鰭片材料層；回蝕刻部分所述鰭片材料層以形成第二凹槽；在所述第二凹槽中形成掩膜層；回蝕刻所述隔離材料層，以露出所述鰭片材料層的一部分，形成具有特定高度的鰭片結構；執行溝道停止離子注入，以形成穿通停止層。根據本發明提供的FinFET器件的制作方法，通過在鰭片結構上形成掩膜層，有效避免了在后續執行溝道停止離子注入過程中對所述鰭片結構造成損壞，從而提高了FinFET器件的性能和良率。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種FinFET器件及其制作方法。

背景技術

隨著半導體技術的不斷發展，集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸以提高它的速度來實現的。目前，由于高器件密度、高性能和低成本的需求，半導體工業已經進步到納米技術工藝節點，半導體器件的制備受到各種物理極限的限制。

隨著CMOS器件尺寸的不斷縮小，來自制造和設計方面的挑戰促使了三維設計如鰭片場效應晶體管(FinFET)的發展。相對于現有的平面晶體管，FinFET是用于20nm及以下工藝節點的先進半導體器件，其可以有效控制器件按比例縮小所導致的難以克服的短溝道效應(SCE)，還可以有效提高在襯底上形成的晶體管陣列的密度，同時，FinFET中的柵極環繞鰭片(鰭形溝道)設置，因此能從三個面來控制靜電，在靜電控制(electrostatic control)方面的性能也更突出。

在所述FinFET器件中由于源漏區(S/D)的部分消耗，需要形成穿通停止層來控制所述鰭片底部源漏區的穿通現象(punch through)，通常采用溝道停止離子注入(channelstop IMP)形成所述穿通停止層，然而隨著鰭片尺寸的減小，特別是縮小至5nm及以下工藝節點時，溝道停止離子注入會對鰭片造成損壞。

為了解決上述問題，需要對FinFET器件的制備方法作進一步的改進，以提高FinFET器件的性能和良率。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明提供一種FinFET器件的制作方法，包括：

提供半導體襯底，所述半導體襯底上形成有多個虛擬鰭片；

沉積隔離材料層，以完全填充所述虛擬鰭片之間的間隙；

回刻蝕所述虛擬鰭片，以在所述隔離材料層之間形成第一凹槽；

在所述第一凹槽內沉積鰭片材料層；

回蝕刻所述隔離材料層，以露出所述鰭片材料層的一部分，形成具有特定高度的鰭片結構；

回蝕刻部分所述鰭片材料層以形成第二凹槽；

在所述第二凹槽中形成掩膜層；

執行溝道停止離子注入，以形成穿通停止層。

進一步，選用橫向擴散離子注入的方法進行溝道停止離子注入。

進一步，所述鰭片材料層包括SiGe層。

進一步，所述鰭片材料層包括III-V族半導體材料層。

進一步，所述隔離材料層包括氧化硅層。

進一步，形成所述隔離材料層的方法包括流動式化學氣相沉積法。