[發明專利]芯片封裝件的篡改檢測

有效

• 申請號: 201710506432.3
• 申請日: 2017-06-28
• 公開（公告）號: CN107546205B
• 公開（公告）日: 2021-01-26
• 發明（設計）人: 理查·S·格拉夫;E·D·B·霍爾;F·帕克巴茲;沙巴斯欽·T·凡托尼
• 申請（專利權）人: 馬維爾亞洲私人有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/482;H01L23/50;H01L23/00
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種芯片封裝結構，包括：

導線架，具有芯片附著座、多個外引腳，以及位于該外引腳與該芯片附著座之間的多個內引腳；

芯片，附著至該芯片附著座，該芯片包括具有外邊界的表面、鄰近該外邊界布置的第一多個行中的第一多個接合墊以及相對該第一多個接合墊在該外邊界的內部的第二多個接合墊，該第一多個接合墊位于該第二多個接合墊與該芯片的該外邊界之間的該芯片的該表面上，該第二多個接合墊布置于第二多個行中，以及各該第二多個行相對該第一多個行的其中之一成一角度朝向該芯片的該表面的中心；

第一多條線，各該第一多條線具有耦接至該外引腳的其中之一的第一端以及耦接至該第二多個接合墊的其中之一的第二端；

篡改檢測電路，與該第一多條線耦接；以及

第二多條線，自該內引腳延伸至該芯片上的該第一多個接合墊，該第二多條線位于該導線架與該第一多條線之間，

其中，該篡改檢測電路包括：

接收器電路，與該第一多條線耦接；以及

發送器電路，與該第一多條線耦接，該發送器電路經配置以向該第一多條線提供信號，該信號經過該第一多條線到達該接收器電路，

其中，該接收器電路經配置以測量該信號中的延遲，該信號由該發送器電路提供給該第一多條線并且在該接收器電路處經過該第一多條線直接從該發送器電路接收。

2.如權利要求1所述的芯片封裝結構，還包括：

襯底，該導線架附著至該襯底，該襯底包括經布置以耦接該外引腳的相鄰對的多條導電路徑。

3.如權利要求1所述的芯片封裝結構，其中，該芯片具有互連結構，該互連結構具有多條導電路徑，且該第二多個接合墊的相鄰對通過該互連結構的該導電路徑的其中之一連接。

4.如權利要求3所述的芯片封裝結構，還包括：

襯底，該導線架附著至該襯底，該襯底包括經布置以耦接該外引腳的相鄰對的多條導電路徑。

5.如權利要求1所述的芯片封裝結構，其中，該第一多條線自該外引腳向該第二多個接合墊以相應第一弧延伸，該第二多條線自該內引腳向該第一多個接合墊以相應第二弧延伸，且該第二弧短于該第一弧。

6.如權利要求1所述的芯片封裝結構，還包括：

襯底，該導線架附著至該襯底；以及

外殼，具有外表面，

其中，該導線架、該芯片、該第一多條線，以及該第二多條線被封裝于該外殼內部，且該導線架、該芯片、該第一多條線，以及該第二多條線位于該襯底與該外殼的該外表面之間。

7.如權利要求1所述的芯片封裝結構，其中，該內引腳橫向位于該外引腳與該芯片的該外邊界之間，該芯片的該外邊界包括多條側邊，且該內引腳與該外引腳沿該芯片的該側邊的其中一條或多條被設置成一個或多個行。

8.如權利要求7所述的芯片封裝結構，其中，該外引腳所設置成的該一個或多個行沿該芯片的所有該側邊布置。

9.如權利要求7所述的芯片封裝結構，其中，該外引腳所設置成的該一個或多個行沿彼此相對的該芯片的該側邊的其中至少兩條布置。

10.如權利要求1所述的芯片封裝結構，其中，該篡改檢測電路包括：

接收器電路，與該第一多條線耦接；以及

發送器電路，與該第一多條線耦接，該發送器電路經配置以向該第一多條線提供偽信號，該偽信號經過該第一多條線到達該接收器電路。

11.如權利要求1所述的芯片封裝結構，其中，該篡改檢測電路位于該芯片上，且該第二多個接合墊將該第一多條線與該篡改檢測電路耦接。

12.如權利要求1所述的芯片封裝結構，其中，該篡改檢測電路位于該芯片外，且該外引腳將該第一多條線與該篡改檢測電路耦接。