[發(fā)明專利]適用于雙端SAR-ADC的DAC電容陣列及對應開關切換方法

有效

• 申請?zhí)枺?/td>: 201710497938.2
• 申請日: 2017-06-27
• 公開（公告）號: CN107359876B
• 公開（公告）日: 2020-05-19
• 發(fā)明（設計）人: 宋慧濱;杜媛;吳建輝;李紅
• 申請（專利權）人: 東南大學
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 柏尚春

本發(fā)明公開了一種適用于雙端SAR?ADC的DAC電容陣列及對應的開關切換方法，該電容陣列包括比較器和電容陣列，比較器的輸入端P端和N端分別連接正輸入Vip和負輸入Vin，從正、負輸入分別至P、N端依次設有第一最高位電容C1?1、第二最高位電容C1?2和非二進制電容陣列；所有電容的上極板均接到輸入電平，第一最高位電容和第二最高位電容的下極板接GND，其余電容的下極板均接參考電平Vref。該電容陣列將最高位電容拆分為兩部分，一部分作為新的最高位電容，一部分與原本的二進制電容陣列結合，形成非二進制電容陣列；對應的開關切換方法通過重復動作已經(jīng)切換的電容，防止比較器的共模持續(xù)下降。

技術領域

本發(fā)明涉及雙端SAR-ADC的電容陣列及開關切換方法，特別是涉及一種適用于雙端SAR-ADC的DAC電容陣列及對應開關切換方法。

背景技術

對于SAR-ADC，最高位電容的建立最為困難，如果電容陣列建立不完全比較器就開始比較會得到錯誤的比較結果，并且由于二進制轉換路徑唯一，如果高位得到錯誤的結果，后續(xù)低位的轉換不能對錯誤的結果予以補救，影響ADC的精度。如果給電容足夠多的建立時間，則會影響ADC的速度。

發(fā)明內(nèi)容

發(fā)明目的：為解決上述技術問題的不足，提供一種適用于雙端SAR-ADC的DAC電容陣列及對應開關切換方法。

技術方案：一種適用于雙端SAR-ADC的DAC電容陣列，包括比較器、最高位電容C1及非二進制電容陣列；

所述最高位電容C1包括第一最高位電容C1-1和第二最高位電容C1-2，所述非二進制電容陣列包括次高位電容C2、第三位電容C3、第四位電容C4與低位電容陣列；所述非二進制電容陣列中每位電容大小為2ⁱ或多個2ⁱ之和，i為自然數(shù)；且，最高位電容C1大于次高位電容C2；所述第一最高位電容C1-1的大小權重與次高位電容C2的大小權重相等，第二最高位電容C1-2的大小權重與第三位電容C3的大小權重相等；

所述比較器包括正輸入端P端和負輸入端N端，P端通過采樣開關連接至正輸入Vip，N端通過采樣開關連接至負輸入Vin；

沿正輸入Vip至P端和負輸入Vin至N端，均依次設有第一最高位電容C1-1、第二最高位電容C1-2和非二進制電容陣列；其中，所有電容的上極板均連接至輸入電平，第一最高位電容C1-1和第二最高位電容C1-2的下極板接GND，非二進制電容陣列的下極板均接參考電平Vref。

根據(jù)本發(fā)明的一個實施例，所述低位電容陣列包括第五位電容C5、第六位電容C6、第七位電容C7、第八位電容C8、第九位電容C9和第十位電容C10。

一種設計所述電容陣列的方法，原來的電容陣列包括原最高位電容X1和二進制電容陣列，所述二進制電容陣列包括原次高位電容X2、原第三位電容X3、原第四位電容X4以及原低位電容陣列，其新的電容陣列的設計方法包括以下步驟：

(1)將原最高位電容X1拆分成兩部分，一部分為Y1，另一部分為Y2，其中Y1大于次高位電容X2，且大于2/3X1；

(2)將Y1設為新的最高位電容C1，其包括新的第一最高位電容C1-1和第二最高位電容C1-2，將Y2拆分成N份，其中N為原二進制電容陣列中電容的個數(shù)，第一份至第N份分別表示為Z1，…，ZN，且Zi等于2^j或多個2^j之和，其中i和j均為自然數(shù)；

(3)將Z1，…ZN分別與原二進制電容陣列的原第三位至第N+2位電容結合，形成的新的第三位至第N+2位電容分別為C3，…C(N+2)，原次高位電容X2位新的次高位電容C2，其與新的第三位至第N+2位電容一起形成非二進制電容陣列。

一種采用所述電容陣列的開關切換方法，包括以下步驟：

(1)進行采樣和第一次比較；