[發明專利]適用于雙端SAR-ADC的DAC電容陣列及對應開關切換方法

有效

• 申請號: 201710497938.2
• 申請日: 2017-06-27
• 公開（公告）號: CN107359876B
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 宋慧濱;杜媛;吳建輝;李紅
• 申請（專利權）人: 東南大學
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 柏尚春

1.一種適用于雙端SAR-ADC的DAC電容陣列的設計方法，其特征在于，該DAC電容陣列包括比較器、最高位電容C1及非二進制電容陣列；

所述最高位電容C1包括第一最高位電容C1-1和第二最高位電容C1-2，所述非二進制電容陣列包括次高位電容C2、第三位電容C3、第四位電容C4與低位電容陣列；所述非二進制電容陣列中每位電容大小為2ⁱ或多個2ⁱ之和，i為自然數；且，最高位電容C1大于次高位電容C2；所述第一最高位電容C1-1的大小權重與次高位電容C2的大小權重相等，第二最高位電容C1-2的大小權重與第三位電容C3的大小權重相等；

所述比較器包括正輸入端P端和負輸入端N端，P端通過采樣開關連接至正輸入Vip，N端通過采樣開關連接至負輸入Vin；

沿正輸入Vip至P端和負輸入Vin至N端，均依次設有第一最高位電容C1-1、第二最高位電容C1-2和非二進制電容陣列；其中，所有電容的上極板均連接至輸入電平，第一最高位電容C1-1和第二最高位電容C1-2的下極板接GND，非二進制電容陣列的下極板均接參考電平Vref；

其設計方法具體為：

原來的電容陣列包括原最高位電容X1和二進制電容陣列，所述二進制電容陣列包括原次高位電容X2、原第三位電容X3、原第四位電容X4以及原低位電容陣列，其新的電容陣列的設計方法包括以下步驟：

(1)將原最高位電容X1拆分成兩部分，一部分為Y1，另一部分為Y2，其中Y1大于次高位電容X2，且大于2/3X1；

(2)將Y1設為新的最高位電容C1，其包括新的第一最高位電容C1-1和第二最高位電容C1-2，將Y2拆分成N份，其中N為原二進制電容陣列中電容的個數，第一份至第N份分別表示為Z1，…，ZN，且Zi等于2^j或多個2^j之和，其中i和j均為自然數；

(3)將Z1，…，ZN分別與原二進制電容陣列的原第三位至第N+2位電容結合，形成的新的第三位至第N+2位電容分別為C3，…，C(N+2)，原次高位電容X2位新的次高位電容C2，其與新的第三位至第N+2位電容一起形成非二進制電容陣列。

2.根據權利要求1所述的一種適用于雙端SAR-ADC的DAC電容陣列的設計方法，其特征在于，所述低位電容陣列包括第五位電容C5、第六位電容C6、第七位電容C7、第八位電容C8、第九位電容C9和第十位電容C10。

3.一種采用適用于雙端SAR-ADC的DAC電容陣列的開關切換方法，其特征在于，該DAC電容陣列包括比較器、最高位電容C1及非二進制電容陣列；

所述最高位電容C1包括第一最高位電容C1-1和第二最高位電容C1-2，所述非二進制電容陣列包括次高位電容C2、第三位電容C3、第四位電容C4與低位電容陣列；所述非二進制電容陣列中每位電容大小為2ⁱ或多個2ⁱ之和，i為自然數；且，最高位電容C1大于次高位電容C2；所述第一最高位電容C1-1的大小權重與次高位電容C2的大小權重相等，第二最高位電容C1-2的大小權重與第三位電容C3的大小權重相等；

所述比較器包括正輸入端P端和負輸入端N端，P端通過采樣開關連接至正輸入Vip，N端通過采樣開關連接至負輸入Vin；

沿正輸入Vip至P端和負輸入Vin至N端，均依次設有第一最高位電容C1-1、第二最高位電容C1-2和非二進制電容陣列；其中，所有電容的上極板均連接至輸入電平，第一最高位電容C1-1和第二最高位電容C1-2的下極板接GND，非二進制電容陣列的下極板均接參考電平Vref；

開關切換方法包括以下步驟：

(1)進行采樣和第一次比較；

(2)第二次比較和開關切換；

(3)第三次比較和開關切換；

(4)第i次比較和第i位電容切換，其中，i為大于3的正整數；

(5)將得到的數字碼進行數字誤差校準。

4.根據權利要求3所述的一種開關切換方法，其特征在于，所述低位電容陣列包括第五位電容C5、第六位電容C6、第七位電容C7、第八位電容C8、第九位電容C9和第十位電容C10。