[發(fā)明專利]一種閃存存儲(chǔ)電路的抗總劑量效應(yīng)加固方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710495884.6
• 申請(qǐng)日: 2017-06-26
• 公開(kāi)（公告）號(hào): CN109119110B
• 公開(kāi)（公告）日: 2021-02-23
• 發(fā)明（設(shè)計(jì)）人: 戴茜茜;畢津順;李梅;劉明;李博;習(xí)凱
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): G11C11/413
• 分類號(hào): G11C11/413
• 代理公司: 北京蘭亭信通知識(shí)產(chǎn)權(quán)代理有限公司 11667
• 代理人: 趙永剛

本發(fā)明提供一種閃存存儲(chǔ)電路的抗總劑量效應(yīng)加固方法，包括：步驟一、提供閃存存儲(chǔ)陣列；步驟二、將初始信息編譯為編碼信息，并輸入閃存存儲(chǔ)陣列，編碼信息中的二進(jìn)制代碼“0”和“1”的數(shù)量相等；步驟三、對(duì)閃存存儲(chǔ)陣列中的編碼信息進(jìn)行判讀，并將判讀得到的二進(jìn)制代碼“0”和“1”的數(shù)量進(jìn)行統(tǒng)計(jì)；步驟四、比較統(tǒng)計(jì)結(jié)果，當(dāng)判讀得到的二進(jìn)制代碼“0”和“1”的數(shù)量相等，則將編碼信息譯碼讀出；當(dāng)判讀得到數(shù)量不等，則調(diào)整閃存存儲(chǔ)陣列的讀取電壓，直至判讀得到的二進(jìn)制代碼“0”和“1”的數(shù)量相等。本發(fā)明能夠通過(guò)調(diào)整讀取電壓的方式有效維護(hù)閃存存儲(chǔ)電路的性能穩(wěn)定性。

技術(shù)領(lǐng)域

本發(fā)明涉及總劑量效應(yīng)抑制技術(shù)領(lǐng)域，尤其涉及一種閃存存儲(chǔ)電路的抗總劑量效應(yīng)加固方法。

背景技術(shù)

閃存(Flash)存儲(chǔ)器具有在線可編程、數(shù)據(jù)信息掉電不丟失、讀寫速度高、抗震動(dòng)性好等優(yōu)勢(shì)，近年來(lái)，已經(jīng)廣泛應(yīng)用于航天電子系統(tǒng)中。空間中的各種高能粒子會(huì)對(duì)包括Flash存儲(chǔ)器的各種電子元器件造成嚴(yán)重的影響，引起各種輻射效應(yīng)。其中，總劑量效應(yīng)是Flash存儲(chǔ)器在空間應(yīng)用中需要面對(duì)的最重要的問(wèn)題之一。

總劑量效應(yīng)是累積劑量的電離輻射效應(yīng)，是一個(gè)長(zhǎng)期的輻射劑量累積導(dǎo)致器件失效的過(guò)程。總劑量效應(yīng)對(duì)器件的損傷機(jī)理主要是在MOS器件的氧化層中產(chǎn)生大量的電子空穴對(duì)，在電子和空穴遷移以及復(fù)合的作用下形成氧化層陷阱電荷和界面態(tài)陷阱電荷，這些陷阱電荷會(huì)引起器件的閾值電壓漂移、漏電增加以及跨導(dǎo)變化等結(jié)果，從而導(dǎo)致MOS器件的性能退化甚至功能失效。對(duì)于Flash存儲(chǔ)器來(lái)說(shuō)，總劑量效應(yīng)可能會(huì)導(dǎo)致其存儲(chǔ)單元閾值電壓漂移和電路漏電流的增加、功耗電流增大、讀寫延遲增大甚至造成芯片不能進(jìn)行正常擦寫和讀操作。

因此，通常在空間環(huán)境中應(yīng)用的閃存存儲(chǔ)器需要進(jìn)行加固設(shè)計(jì)，避免其因空間輻射而過(guò)早失效。目前，存在EDAC(Error Detection And Correction電路糾檢錯(cuò))等存儲(chǔ)器電路的抗輻照加固設(shè)計(jì)技術(shù)。在數(shù)據(jù)寫入時(shí)，根據(jù)寫入的數(shù)據(jù)生成一定位數(shù)的校驗(yàn)碼，與相應(yīng)的數(shù)據(jù)一起保存；當(dāng)讀出時(shí)，同時(shí)也將校驗(yàn)碼讀出進(jìn)行判決。如果出現(xiàn)一位錯(cuò)誤則自動(dòng)糾正，將正確的數(shù)據(jù)送出，并同時(shí)將改正的數(shù)據(jù)寫回覆蓋原來(lái)出錯(cuò)的數(shù)據(jù)，如果出現(xiàn)兩位錯(cuò)誤則產(chǎn)生中斷報(bào)告，通知CPU進(jìn)行異常處理。

但是，在浮柵閃存存儲(chǔ)電路受到輻照并且存儲(chǔ)“1”的晶體管的最大閾值電壓和存儲(chǔ)0的晶體管的最小閾值電壓之間仍然留有存儲(chǔ)窗口的情況下，EDAC等存儲(chǔ)器電路的加固方法不能夠提前發(fā)現(xiàn)錯(cuò)誤，并且自動(dòng)糾正一位錯(cuò)并檢測(cè)兩位錯(cuò)的功能明顯不足。另外，由于EDAC等存儲(chǔ)器電路的加固方法主要靠硬件設(shè)計(jì)自動(dòng)完成，需要占用較大的芯片面積。

因此，亟需設(shè)計(jì)一種閃存存儲(chǔ)電路的抗總劑量效應(yīng)加固方法，能夠在浮柵閃存存儲(chǔ)電路受到輻照時(shí)有效實(shí)現(xiàn)閃存存儲(chǔ)電路的總劑量效應(yīng)的加固。

發(fā)明內(nèi)容

本發(fā)明提供的閃存存儲(chǔ)電路的抗總劑量效應(yīng)加固方法，能夠針對(duì)現(xiàn)有技術(shù)的不足，通過(guò)調(diào)整閃存存儲(chǔ)陣列的讀取電壓實(shí)現(xiàn)對(duì)閃存存儲(chǔ)電路總劑量效應(yīng)的加固。

本發(fā)明提供一種閃存存儲(chǔ)電路的抗總劑量效應(yīng)加固方法，其中包括：

步驟一、提供閃存存儲(chǔ)陣列；

步驟二、將初始信息編譯為編碼信息，并將所述編碼信息輸入所述閃存存儲(chǔ)陣列，其中所述編碼信息中的二進(jìn)制代碼“0”和“1”的數(shù)量相等；

步驟三、對(duì)所述閃存存儲(chǔ)陣列中的所述編碼信息進(jìn)行判讀，并將判讀得到的二進(jìn)制代碼“0”和“1”的數(shù)量進(jìn)行統(tǒng)計(jì)；

步驟四、比較所述判讀得到的二進(jìn)制代碼“0”和“1”的數(shù)量統(tǒng)計(jì)結(jié)果，

當(dāng)所述判讀得到的二進(jìn)制代碼“0”和“1”的數(shù)量相等，則將所述編碼信息譯碼讀出；

當(dāng)所述判讀得到的二進(jìn)制代碼“0”和“1”的數(shù)量不等，則調(diào)整所述閃存存儲(chǔ)陣列的讀取電壓，直至所述判讀得到的二進(jìn)制代碼“0”和“1”的數(shù)量相等。