[發明專利]半導體存儲器裝置及其操作方法

有效

• 申請號: 201710488355.3
• 申請日: 2017-06-23
• 公開（公告）號: CN107871515B
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 洪龍煥;金炳烈
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C8/08
• 分類號: G11C8/08
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩;王朋飛

本文提供了一種半導體存儲器裝置和操作該半導體存儲器裝置的方法。半導體存儲器裝置包括存儲器單元陣列，其包括多個存儲器單元；外圍電路，其被配置為對多個存儲器單元中被選擇的存儲器單元執行包括多個編程循環的編程操作；以及控制電路，其被配置為控制外圍電路，使得在各編程循環的預設時間段期間，施加到與選擇的存儲器單元聯接的選擇的字線的編程電壓從編程開始電壓階梯式地增加階躍電壓直到目標編程電壓，其中階躍電壓是所述編程電壓的電壓增量的。

相關申請的交叉引用

本申請要求于2016年9月23日向韓國知識產權局提交的申請號為10-2016-0122219的韓國專利申請的優先權，該專利申請通過引用被全部并入本申請。

技術領域

本公開的各個實施例涉及電子裝置，且更具體地，涉及半導體存儲器裝置以及操作該半導體存儲器裝置的方法。

背景技術

半導體存儲器裝置是使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)、磷化銦(InP)等的半導體實現的存儲器件。半導體存儲器裝置分為易失性存儲器裝置和非易失性存儲器裝置。

易失性存儲器裝置是當電源關閉時，存儲在其中的數據丟失的存儲器件。易失性存儲器裝置的代表性示例包括靜態RAM(SRAM)、動態RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存儲器裝置是即使在電源關閉的情況下，仍保持存儲在其中的數據的存儲器件。非易失性存儲器裝置的代表性示例包括只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、閃速存儲器、相變隨機存取存儲器(PRAM)、磁性RAM(MRAM)、電阻RAM(RRAM)、鐵電RAM(FRAM)等。閃速存儲器分為NOR型存儲器和NAND型存儲器。

發明內容

本公開的各個實施例針對具有提高的可靠性的半導體存儲器裝置以及操作該半導體存儲器裝置的方法。

本公開的一個實施例提供一種包括存儲器單元陣列的半導體存儲器裝置，所述存儲器單元陣列包括多個存儲器單元；外圍電路，其被配置為對多個存儲器單元中被選擇的存儲器單元執行包括多個編程循環的編程操作；以及控制電路，其被配置為控制外圍電路，使得在各編程循環的預設時間段期間，被施加到與選擇的存儲器單元聯接的選擇的字線的編程電壓從編程開始電壓階梯式地增加階躍電壓(step voltage)直到目標編程電壓階躍，其中階躍電壓是編程電壓的電壓增量。

本公開提供一種操作半導體存儲器裝置的方法，其包括向所有字線施加通過電壓；當字線的電壓達到通過電壓時，向字線中被選擇的字線施加高于通過電壓的編程開始電壓；且當選擇的字線的電壓達到編程開始電壓時，在多個編程循環的各預設時間段期間向選擇的字線施加編程電壓，其中，在預設時間段期間，編程電壓從編程開始電壓以階梯式地增加階躍電壓直到目標編程電壓，其中階躍電壓是編程電壓的電壓增量。

附圖說明

現在將在下文中參考附圖更全面地描述示例性實施例；然而，它們可以不同的形式實施，并且不應被解釋為限于本文所闡述的實施例。相反地，提供這些實施例使得本公開將是徹底和完整的，并且將向本領域技術人員充分傳達示例性實施例的范圍。

在附圖中，為了說明的清楚，尺寸可能被放大。將被理解的是，當元件被稱為在兩個元件“之間”時，它可以是兩個元件之間的唯一元件，或者也可以提出一個或多個中間元件。相同的附圖標記始終表示相同的元件。

圖1是示出存儲器系統的配置的框圖；

圖2是示出根據本公開實施例的半導體存儲器裝置的框圖；

圖3是示出圖2的存儲器單元陣列的結構的示意圖；

圖4示出圖2的存儲器單元陣列的另一實施例；

圖5示出圖2的存儲器單元陣列又一實施例；