[發明專利]半導體存儲器裝置及其操作方法

有效

• 申請號: 201710488355.3
• 申請日: 2017-06-23
• 公開（公告）號: CN107871515B
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 洪龍煥;金炳烈
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C8/08
• 分類號: G11C8/08
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩;王朋飛

1.一種半導體存儲器裝置，其包括：

存儲器單元陣列，其包括多個存儲器單元；

外圍電路，其被配置為對所述多個存儲器單元中被選擇的存儲器單元執行包括多個編程循環的編程操作；以及

控制電路，其被配置為控制所述外圍電路，使得在各編程循環的預設時間段期間，被施加到與選擇的存儲器單元聯接的選擇的字線的編程電壓從編程開始電壓階梯式地增加階躍電壓直到目標編程電壓，其中階躍電壓是所述編程電壓的電壓增量，

其中，所述控制電路包括編程電壓控制單元，所述編程電壓控制單元被配置為在以下等式2定義的每一階段區間開始處根據如下等式1來更新所述階躍電壓，其中等式2給出對應于所述預設時間段的全部2^N個階段，其中N是自然數：

[等式1]

其中，“VPGM_TARGET”表示所述目標編程電壓，“VCURRENT”表示所述選擇的字線的當前編程電壓，“REMAINING STEPS”表示在每一階段區間開始處在全部階段中剩余階段的數量，且“n”表示從1到N+1范圍內的自然數；以及

[等式2]

其中，“n”為從1到N+1范圍內的自然數。

2.根據權利要求1所述的半導體存儲器裝置，其中，所述編程電壓控制單元包括：

階段計數電路，其被配置為在所述編程電壓被施加到所述選擇的字線時對剩余階段的數量進行計數；以及

階躍電壓計算單元，其被配置為根據等式1更新所述階躍電壓。

3.根據權利要求1所述的半導體存儲器裝置，其中，所述預設時間段等量地應用于所述多個編程循環。

4.根據權利要求1所述的半導體存儲器裝置，其中，全部階段中的每一個具有與所述半導體存儲器裝置的時鐘信號的一個周期和半個周期中的一個對應的長度。

5.一種操作半導體存儲器裝置的方法，其包括：

向所有字線施加通過電壓；

當所述字線的電壓達到所述通過電壓時，將高于所述通過電壓的編程開始電壓施加到所述字線中被選擇的字線；并且

當所述選擇的字線的電壓達到所述編程開始電壓時，在多個編程循環的每一個的預設時間段期間將編程電壓施加到所述選擇的字線，

其中，在所述預設時間段期間，所述編程電壓從所述編程開始電壓階梯式地增加階躍電壓直到目標編程電壓，其中階躍電壓是所述編程電壓的電壓增量，

其中，施加所述編程電壓包括在由如下等式2定義的每一階段區間的開始處根據如下等式1來更新所述階躍電壓，其中等式2給出對應于所述預設時間段的全部2^N個階段，其中N是自然數：

[等式1]

其中，“VPGM_TARGET”表示所述目標編程電壓，“VCURRENT”表示所述選擇的字線的當前編程電壓，“REMAINING STEPS”表示在每一階段區間開始處在全部階段中剩余階段的數量，且“n”表示從1到N+1范圍內的自然數；以及

[等式2]

其中，“n”為從1到N+1范圍內的自然數。

6.根據權利要求5所述的方法，其中，所述預設時間段等量地應用于所述多個編程循環。

7.根據權利要求5所述的方法，其中，全部階段中的每一個具有與所述半導體存儲器裝置的時鐘信號的一個周期和半個周期中的一個對應的長度。