[發明專利]半導體結構及其制造方法以及半導體元件的終端區結構有效
| 申請號： | 201710485635.9 | 申請日： | 2017-06-23 |
| 公開（公告）號： | CN108962874B | 公開（公告）日： | 2021-08-10 |
| 發明（設計）人： | 蔡依蕓;陳志宏;陳勁甫 | 申請（專利權）人： | 力智電子股份有限公司 |
| 主分類號： | H01L23/528 | 分類號： | H01L23/528 |
| 代理公司： | 北京同立鈞成知識產權代理有限公司 11205 | 代理人： | 馬雯雯;臧建明 |
| 地址： | 中國臺灣新竹縣*** | 國省代碼： | 臺灣;71 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 結構 及其 制造 方法 以及 元件 終端 | ||
1.一種半導體結構，其特征在于，包括：
基底，具有第一溝槽；
第一介電層，設置于所述第一溝槽的表面上；
第一導體層，填入所述第一溝槽，且位于所述第一介電層上；
定位部，設置于所述基底上，且具有第一開口，其中所述第一開口暴露出所述第一溝槽；
兩個間隙壁，設置于所述第一開口的兩個側壁上，且暴露出所述第一導體層，所述兩個間隙壁之間的最小間距等于所述第一導體層的寬度，其中所述兩個間隙壁的底表面高于所述基底的頂表面；以及
第二導體層，填入所述第一開口，且電性連接至所述第一導體層。
2.根據權利要求1所述的半導體結構，其特征在于，所述第一開口的寬度大于或等于所述第一溝槽的寬度。
3.根據權利要求1所述的半導體結構，其特征在于，所述兩個間隙壁至少覆蓋部分所述第一介電層。
4.根據權利要求1所述的半導體結構，其特征在于，所述兩個間隙壁之間的間距由上至下遞減。
5.根據權利要求1所述的半導體結構，其特征在于，還包括第二介電層，設置于所述定位部上，且具有第二開口，其中所述第二開口暴露出所述第一開口。
6.根據權利要求5所述的半導體結構，其特征在于，所述第二導體層還延伸設置于所述第二開口中。
7.根據權利要求5所述的半導體結構，其特征在于，還包括第三導體層，設置于所述第二介電層上與所述第二導體層上。
8.一種半導體結構的制造方法，其特征在于，包括：
提供基底，其中所述基底具有第一溝槽；
在所述第一溝槽的表面上形成第一介電層；
在所述第一溝槽中的所述第一介電層上形成第一導體層；
在所述基底上形成定位部，其中所述定位部具有第一開口，且所述第一開口暴露出所述第一溝槽；
在所述第一開口的兩個側壁上分別形成兩個間隙壁，其中所述兩個間隙壁間暴露出所述第一導體層，所述兩個間隙壁之間的最小間距等于所述第一導體層的寬度，且所述兩個間隙壁的底表面高于所述基底的頂表面；以及
形成填入所述第一開口的第二導體層，其中所述第二導體層電性連接至所述第一導體層。
9.根據權利要求8所述的半導體結構的制造方法，其特征在于，所述定位部的形成方法包括：
在所述基底上形成定位材料層；以及
對所述定位材料層進行圖案化處理。
10.根據權利要求8所述的半導體結構的制造方法，其特征在于，所述第一開口的寬度大于或等于所述第一溝槽的寬度。
11.根據權利要求8所述的半導體結構的制造方法，其特征在于，所述兩個間隙壁的形成方法包括：
在所述第一開口上形成間隙壁材料層；以及
對所述間隙壁材料層進行回蝕刻處理。
12.根據權利要求8所述的半導體結構的制造方法，其特征在于，所述兩個間隙壁至少覆蓋部分所述第一介電層。
13.根據權利要求8所述的半導體結構的制造方法，其特征在于，所述兩個間隙壁之間的間距由上至下遞減。
14.根據權利要求8所述的半導體結構的制造方法，其特征在于，還包括：
在所述定位部上形成第二介電層；以及
對所述第二介電層進行圖案化處理，而在所述第二介電層中形成第二開口，其中所述第二開口暴露出所述第一開口。
15.根據權利要求14所述的半導體結構的制造方法，其特征在于，還包括在所述第二介電層上與所述第二導體層上形成第三導體層。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于力智電子股份有限公司，未經力智電子股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710485635.9/1.html，轉載請聲明來源鉆瓜專利網。
