[發明專利]箝位電路及箝位電壓的方法

有效

• 申請號: 201710482741.1
• 申請日: 2012-03-15
• 公開（公告）號: CN107395162B
• 公開（公告）日: 2020-05-01
• 發明（設計）人: 黃雷;李永亮
• 申請（專利權）人: 飛兆半導體公司
• 主分類號: H03K5/08
• 分類號: H03K5/08
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 浦彩華;姚開麗

1.一種箝位電路，包括：

第一開關控制單元，包括控制端以及第一開關端和第二開關端，其中，所述控制端和所述第一開關端耦接至比較器的第一級輸出的高電勢端，并且其中，所述第一開關控制單元被配置為在所述高電勢端的電壓低于第一預定值(V1)時，將所述高電勢端的電壓箝位至第一電壓(V_Gate1)；以及

第二開關控制單元，包括控制端以及第一開關端和第二開關端，其中，所述控制端和所述第一開關端耦接至所述比較器的所述第一級輸出的低電勢端，并且其中，所述第二開關控制單元被配置為在所述低電勢端的電壓高于第二預定值(V₂)時，將所述低電勢端的電壓箝位至第二電壓(V_Gate2)。

2.根據權利要求1所述的箝位電路，其中，所述第一開關控制單元和所述第二開關控制單元中的每一個包括：使用相應的所述第一開關控制單元和所述第二開關控制單元的控制端能選擇的第一開關端與第二開關端之間的低阻抗狀態和高阻抗狀態。

3.根據權利要求1所述的箝位電路，其中，所述第一開關控制單元是第一金屬氧化物半導體場效應晶體管，并且

其中，所述第二開關控制單元是第二金屬氧化物半導體場效應晶體管。

4.根據權利要求3所述的箝位電路，其中，所述第一金屬氧化物半導體場效應晶體管在所述高電勢端的電壓高于或等于所述第一預定值時截止，并且在所述高電勢端的電壓低于所述第一預定值時導通，以箝位所述高電勢端的電壓，并且

其中，所述第二金屬氧化物半導體場效應晶體管在所述低電勢端的電壓低于或等于所述第二預定值時截止，并且在所述低電勢端的電壓高于所述第二預定值時導通，以箝位所述低電勢端的電壓。

5.根據權利要求1所述的箝位電路，包括：

第一偏置單元，所述第一偏置單元耦接至所述第一開關控制單元、耦接在所述高電勢端與所述低電勢端之間，所述第一偏置單元被配置為在所述低電勢端的電壓被箝位的情況下，箝位所述高電勢端的電壓；以及

第二偏置單元，所述第二偏置單元耦接至所述第二開關控制單元、耦接在所述高電勢端與所述低電勢端之間，所述第二偏置單元被配置為在所述高電勢端的電壓被箝位的情況下，箝位所述低電勢端的電壓。

6.根據權利要求5所述的箝位電路，其中，所述第一偏置單元包括第三金屬氧化物半導體場效應晶體管，所述第三金屬氧化物半導體場效應晶體管被配置為使用所述第三金屬氧化物半導體場效應晶體管的柵極電壓來控制所述高電勢端的最高電壓值，并且

其中，所述第二偏置單元包括第四金屬氧化物半導體場效應晶體管，所述第四金屬氧化物半導體場效應晶體管被配置為使用所述第四金屬氧化物半導體場效應晶體管的柵極電壓來控制所述低電勢端的最低電壓值。

7.一種用于箝位電壓的方法，包括：

在比較器的第一級輸出的高電勢端的電壓低于第一預定值(V1)時，使用第一開關控制單元將所述高電勢端的電壓箝位至第一電壓(V_Gate1)，其中，所述第一開關控制單元包括控制端以及第一開關端和第二開關端，并且其中，所述控制端和所述第一開關端耦接至所述比較器的所述第一級輸出的所述高電勢端；以及

在所述比較器的所述第一級輸出的低電勢端的電壓高于第二預定值(V2)時，使用第二開關控制單元將所述低電勢端的電壓箝位至第二電壓(V_Gate2)，其中，所述第二開關控制單元包括控制端以及第一開關端和第二開關端，并且其中，所述控制端和所述第一開關端耦接至所述比較器的所述第一級輸出的所述低電勢端。

8.根據權利要求7所述的用于箝位電壓的方法，其中，所述第一開關控制單元和所述第二開關控制單元中的每一個包括：使用相應的所述第一開關控制單元和所述第二開關控制單元的控制端能選擇的第一開關端與第二開關端之間的低阻抗狀態和高阻抗狀態。