[發(fā)明專利]基于二進(jìn)制權(quán)重電荷再分配的逐次逼近型模數(shù)轉(zhuǎn)換器

有效

• 申請(qǐng)?zhí)枺?/td>: 201710482069.6
• 申請(qǐng)日: 2017-06-22
• 公開（公告）號(hào): CN107425852B
• 公開（公告）日: 2020-09-25
• 發(fā)明（設(shè)計(jì)）人: 丁瑞雪;梁鴻志;劉術(shù)彬;馬漢武;朱樟明;楊銀堂
• 申請(qǐng)（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號(hào): H03M1/00
• 分類號(hào): H03M1/00;H03M1/46
• 代理公司: 西安嘉思特知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61230
• 代理人: 劉長(zhǎng)春

本發(fā)明涉及一種基于二進(jìn)制權(quán)重電荷再分配的逐次逼近型模數(shù)轉(zhuǎn)換器。該模數(shù)轉(zhuǎn)換器包括：差分電容陣列(11)、比較器(12)、邏輯控制器(13)和輸出鎖存器(14)；其中，所述比較器(12)電連接所述差分電容陣列(11)；所述邏輯控制器(13)分別電連接所述比較器(12)和所述差分電容陣列(11)：所述輸出鎖存器(14)電連接所述比較器(12)。本發(fā)明提供的模數(shù)轉(zhuǎn)換器采用了一種全新的高效開關(guān)時(shí)序，該時(shí)序基于電容上極板采樣以及單調(diào)與共模輸入對(duì)稱混合技術(shù)，完全消除了比較過(guò)程的功耗產(chǎn)生，將功耗主要集中到復(fù)位階段，極大的降低了電容陣列的面積，提高模數(shù)轉(zhuǎn)換器能耗利用率，同時(shí)折中選擇了中等動(dòng)態(tài)輸入失調(diào)的方案，實(shí)現(xiàn)了逐次逼近型模數(shù)轉(zhuǎn)換器的超低功耗應(yīng)用。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種基于二進(jìn)制權(quán)重電荷再分配的逐次逼近型模數(shù)轉(zhuǎn)換器。

背景技術(shù)

逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)是一種中等精度中等采樣速率的模數(shù)轉(zhuǎn)換器類型，它具有結(jié)構(gòu)簡(jiǎn)單、面積小、功耗低的優(yōu)點(diǎn)，因而廣泛應(yīng)用于各種醫(yī)療、便攜式電子設(shè)備和通信系統(tǒng)中。由于逐次逼近模數(shù)轉(zhuǎn)換器不需要諸如運(yùn)算放大器等線性增益模塊，使得SARADC能夠較好地適應(yīng)特征尺寸的減小和電源電壓降低的工藝演化趨勢(shì)。隨著工藝的進(jìn)步，SAR ADC所能達(dá)到的轉(zhuǎn)換速率也增加到數(shù)百兆，從而可以和流水線型模數(shù)轉(zhuǎn)換器媲美，并且有著更高的功耗利用率。

逐次逼近型模數(shù)轉(zhuǎn)換器主要由數(shù)模(D/A)轉(zhuǎn)換器、比較器和逐次逼近寄存器組成，其中D/A轉(zhuǎn)換器一般為二進(jìn)制電容式結(jié)構(gòu)。電荷重分配型D/A轉(zhuǎn)換器由于其開關(guān)控制的簡(jiǎn)易性和高效性得到了廣泛應(yīng)用。

對(duì)于傳統(tǒng)的基于電容陣列的逐次逼近型模數(shù)轉(zhuǎn)換器，由于電容陣列相對(duì)較大的面積，導(dǎo)致了傳統(tǒng)逐次逼近型模數(shù)轉(zhuǎn)換器的精度無(wú)法做到很高，同時(shí)，較大的電容面積，會(huì)引起功耗的增加。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提出一種基于二進(jìn)制權(quán)重電荷再分配的逐次逼近型模數(shù)轉(zhuǎn)換器。

具體地，本發(fā)明的一個(gè)實(shí)施例提供了一種基于二進(jìn)制權(quán)重電荷再分配的逐次逼近型模數(shù)轉(zhuǎn)換器，包括：差分電容陣列11、比較器12、邏輯控制器13和輸出鎖存器14；其中，所述比較器12電連接所述差分電容陣列11；所述邏輯控制器13分別電連接所述比較器12和所述差分電容陣列11；所述輸出鎖存器14電連接所述比較器12。

在本發(fā)明的一個(gè)實(shí)施例中，所述差分電容陣列11的電容上極板分別由第一自舉開關(guān)和第二自舉開關(guān)連接到差分模擬輸入信號(hào)的正向輸入端Vip和反向輸入端Vin。

在本發(fā)明的一個(gè)實(shí)施例中，所述差分電容陣列11的電容下極板分別電連接所述邏輯控制器13的輸出端。

在本發(fā)明的一個(gè)實(shí)施例中，所述差分電容陣列11包括第一電容陣列111和第二電容陣列112；其中，所述第一電容陣列111的所有電容的上極板均電連接至所述比較器12的正向輸入端，所述第二電容陣列112的所有電容的上極板均電連接至所述比較器12的反向輸入端。

在本發(fā)明的一個(gè)實(shí)施例中，所述差分電容陣列11還包括第一控制開關(guān)組113和第二控制開關(guān)組114；其中，所述第一控制開關(guān)組113與所述第一電容陣列111的電容下極板電連接；所述第二控制開關(guān)組114與所述第二電容陣列112的電容下極板電連接；所述第一控制開關(guān)組113與所述第二控制開關(guān)組114均選擇性電連接至參考電壓端。

在本發(fā)明的一個(gè)實(shí)施例中，所述參考電壓端包括第一參考電壓端Vref，接地端GND和第二參考電壓端Vcm，并且，所述第二參考電壓端Vcm對(duì)應(yīng)的電壓值是所述第一參考電壓端Vref對(duì)應(yīng)的電壓值的二分之一。