[發明專利]多層膜器件及方法

有效

• 申請號: 201710481933.0
• 申請日: 2017-06-22
• 公開（公告）號: CN107680943B
• 公開（公告）日: 2020-04-07
• 發明（設計）人: 張耀仁;紀志堅;高承遠;蘇鴻文;郭凱翔;施伯錚;阮俊億
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L23/14;H01L21/02
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件，包括：

第一介電層，位于襯底上方；

第二介電層，與所述第一介電層物理接觸，其中，所述第一介電層和所述第二介電層形成復合介電層，并且其中，所述第二介電層比所述第一介電層具有更大的硬度；以及

第一開口，延伸至所述復合介電層內，所述第一開口具有在70°到80°之間的角，所述角是所述第一開口的底部和側壁形成的夾角；

第二開口，延伸至所述復合介電層內，其中，所述第二開口具有在60°到70°之間的通孔輪廓角，所述通孔輪廓角是由所述第二開口的側壁頂部的弧形輪廓的切線與所述復合介電層的頂面定義的夾角。

2.根據權利要求1所述的半導體器件，進一步包括：

第三介電層，與所述第二介電層物理接觸，其中，所述第三介電層比所述第二介電層具有更小的硬度，并且其中，所述第一開口延伸穿過所述第三介電層。

3.根據權利要求1所述的半導體器件，進一步包括：

所述第一開口是溝槽開口并且所述第二開口是通孔開口。

4.根據權利要求1所述的半導體器件，其中，所述第二介電層具有大于所述第一介電層至少5GPa的硬度。

5.根據權利要求1所述的半導體器件，其中，所述第二介電層具有大于3.0的k值。

6.根據權利要求1所述的半導體器件，其中，所述襯底進一步包括鰭。

7.一種半導體器件，包括：

第一介電層，位于襯底上方，所述第一介電層包括第一介電材料；

插入層，位于所述第一介電層上方并且與所述第一介電層接觸，所述插入層包括第二介電材料，所述第二介電材料的硬度和k值比所述第一介電材料的硬度和k值大；

第二介電層，位于所述插入層上方并且與所述插入層接觸，所述第二介電層包括第三介電材料，所述第三介電材料的硬度和k值比所述第二介電材料的硬度和k值小；

溝槽開口，位于所述第二介電層中，所述溝槽開口具有在70°到80°之間的溝槽輪廓角，所述溝槽輪廓角是所述溝槽開口的底部和側壁形成的夾角；以及

通孔開口，位于所述第二介電層中，所述通孔開口具有在60°到70°之間的通孔輪廓角，所述通孔輪廓角是由所述通孔開口的側壁頂部的弧形輪廓的切線與所述第二介電層的頂面定義的夾角。

8.根據權利要求7所述的半導體器件，其中，所述溝槽開口延伸至所述第一介電層中。

9.根據權利要求8所述的半導體器件，其中，所述溝槽開口延伸進入所述第一介電層內的距離小于

10.根據權利要求7所述的半導體器件，其中，所述溝槽開口未延伸進入所述插入層內。

11.根據權利要求7所述的半導體器件，其中，所述溝槽開口僅部分地延伸進入所述插入層內。

12.根據權利要求11所述的半導體器件，其中，所述溝槽開口延伸進入所述插入層的距離小于

13.根據權利要求7所述的半導體器件，其中，所述插入層具有在到之間的厚度。