[發明專利]一種Soc芯片的調試方法及系統

在審

• 申請號: 201710479793.3
• 申請日: 2017-06-22
• 公開（公告）號: CN107273256A
• 公開（公告）日: 2017-10-20
• 發明（設計）人: 劉洋;彭鵬;姜黎;許建國;張國;李銳
• 申請（專利權）人: 湖南國科微電子股份有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F15/78
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 逯長明,許偉群

技術領域

本申請涉及半導體技術領域，尤其涉及一種Soc芯片的調試方法及系統。

背景技術

隨著設計與制造技術的發展，集成電路設計從晶體管的集成發展到邏輯門的集成，現在又發展到IP(Interrupt Priority，中斷優先寄存器)的集成，即Soc(System on Chip，片上系統)設計技術。Soc可以有效地降低電子信息系統產品的開發成本，縮短開發周期，提高產品的競爭力，是未來工業界將采用的最主要的產品開發方式。

目前，Soc芯片的調試手段主要有三大類：1)通過JTAG(Joint Test Action Group，聯合測試行為組織)接口在CPU(Central Processing Unit，中央處理器)調試模式下讀取相應邏輯模塊的寄存器，獲取可能的有效信息來幫助分析和推斷問題，因為通常在設計時工程師都會將關鍵的狀態機以及關鍵信號引入到寄存器中；2)通過芯片的IO(Input Output，輸入輸出)接口將內部關鍵控制信號和數據信號引入到芯片外部，通過邏輯分析儀或者示波器進行動態的問題分析和定位；3)通過Firmware(固件)日志的方式記錄整個業務的操作流程和軟硬件的交互。

然而，在上述第一種調試方法中，JTAG接口在CPU調試模式下讀取相應的邏輯寄存器的方式只能獲取靜態的狀態值，也就是只能得到出現問題后芯片內部的邏輯狀態，而不能獲知發生問題的過程，這樣面對大部分比較復雜的系統和問題時，很難在短時間內找到問題的根源。在第二種調試方法中，采用IO接口在片外觀測片內信號的方式雖然能夠觀察到動態的過程，但由于芯片的管腳有限，很難將關聯的信號較全面的輸出到芯片外部，即使IO數目夠多，但是諸如邏輯分析儀和示波器的測量管腳也是有限的，因此這種方式只能很片面地完成片內邏輯交互過程的分析，分析得不夠全面。在第三種調試方法中，通過Firmware日志的方式只能宏觀的查看系統流程，軟硬件在時間上的交互過程，而不能夠精細到邏輯內部的操作，也無法獲知邏輯內部的行為。

發明內容

本申請提供了一種Soc芯片的調試方法及系統，以解決現有調試方法中使用JTAG接口不能獲知芯片出現問題的過程、使用IO接口對芯片內邏輯交互的分析不全面和使用Firmware日志的方式不能夠精細到邏輯內部的操作的問題。

一方面，本申請提供了一種Soc芯片的調試方法，所述方法包括：

獲取并分析調試信息,輸出有效調試信息；

標記所述有效調試信息；

存儲標記后的所述有效調試信息；

判斷標記后的所述有效調試信息的存儲狀態，根據所述存儲狀態，輸出符合仲裁原則的所述有效調試信息；

封裝所述符合仲裁原則的有效調試信息；

分配封裝后的所述有效調試信息；

輸送分配后的所述有效調試信息。

可選的，所述判斷標記后的所述有效調試信息的存儲狀態，根據所述存儲狀態，輸出符合仲裁原則的所述有效調試信息，包括：

判斷所述標記后的有效調試信息是否存在，如果所述標記后的有效調試信息存在，則輸出符合仲裁原則的所述有效調試信息。

可選的，所述標記所述有效調試信息包括：標記所述有效調試信息發生的時間和來源。

可選的，所述仲裁原則包括：判斷所述有效調試信息的數據長度，當所述有效調試信息的數據長度不等于預設的數據長度時，輸出所述有效調試信息。

可選的，所述封裝所述符合仲裁原則的有效調試信息包括：根據預設的幀格式，統一封裝所述符合仲裁原則的有效調試信息。

另一方面，本申請提供了一種Soc芯片的調試系統，所述系統包括：

高速硬件日志模塊，所述HHSL模塊包括：

事件分析器模塊，用于獲取并分析調試信息,輸出有效調試信息；

時間戳模塊，用于標記所述有效調試信息；

先進先出存儲器，用于存儲標記后的所述有效調試信息；

仲裁器模塊，用于判斷標記后的所述有效調試信息的存儲狀態，根據所述存儲狀態，輸出符合仲裁原則的所述有效調試信息；

消息制作器模塊，用于封裝所述符合仲裁原則的有效調試信息；

選擇器模塊，用于分配封裝后的所述有效調試信息；

IO接口，用于輸送分配后的所述有效調試信息。

可選的，所述仲裁器模塊還用于，判斷所述標記后的有效調試信息是否存在于所述FIFO存儲器中，如果所述標記后的有效調試信息存在，則輸出符合仲裁原則的所述有效調試信息。