[發(fā)明專利]存儲(chǔ)器的冗余方案

有效

• 申請?zhí)枺?/td>: 201710478536.8
• 申請日: 2017-06-21
• 公開（公告）號(hào): CN107527660B
• 公開（公告）日: 2023-06-02
• 發(fā)明（設(shè)計(jì)）人: 維韋克·諾蒂亞;法赫爾丁·阿里·博赫拉;薩蒂德吉特·辛格;吉滕達(dá)拉·達(dá)薩尼;施里·薩加爾·德維韋迪
• 申請（專利權(quán)）人: ARM有限公司
• 主分類號(hào): G11C29/00
• 分類號(hào): G11C29/00
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 吳曉兵

本文描述的各種實(shí)現(xiàn)涉及集成電路。集成電路可以包括設(shè)置在集成電路的第一區(qū)域中的第一存儲(chǔ)器單元陣列。第一存儲(chǔ)器單元陣列包括第一存儲(chǔ)器單元。集成電路可以包括設(shè)置在集成電路的與第一區(qū)域不同的第二區(qū)域中的第二存儲(chǔ)器單元陣列。第二存儲(chǔ)器單元陣列包括與第一存儲(chǔ)器單元分離的冗余存儲(chǔ)器單元。

背景技術(shù)

本節(jié)旨在提供與理解本文所述的各種技術(shù)相關(guān)的信息。正如本節(jié)的標(biāo)題所暗示的，這是對相關(guān)技術(shù)的討論，其絕不暗示它是現(xiàn)有技術(shù)。通常，相關(guān)技術(shù)可以被認(rèn)為是或者可以不被認(rèn)為是現(xiàn)有技術(shù)。因此，應(yīng)當(dāng)理解的是，本節(jié)中的任何陳述應(yīng)當(dāng)從這個(gè)角度來閱讀，而不作為對現(xiàn)有技術(shù)的任何承認(rèn)。

一般地，具有設(shè)置在單個(gè)芯片上的計(jì)算系統(tǒng)的組件的集成電路(IC)通常是指片上系統(tǒng)(SoC)。SoC被制造成在單個(gè)芯片基板上包括數(shù)字、模擬、混合信號(hào)和/或射頻(RF)功能。SoC應(yīng)用對于移動(dòng)電子設(shè)備是有用的，因?yàn)樗鼈兊牡凸暮蛯η度胧较到y(tǒng)的面積影響最小。

在一些應(yīng)用中，SOC可以包括嵌入式存儲(chǔ)器，諸如例如，靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。由于布局更加緊湊，SRAM可能具有比其他邏輯電路更高的缺陷密度，并且為了提高SRAM的成品率，可以提供冗余的SRAM單元。通常，在晶片測試時(shí)，用冗余單元替換故障SRAM單元，并且其地址位置存儲(chǔ)在熔絲中。

通常，SRAM單元被布置成陣列圖案，并且冗余單元被設(shè)置為在與存儲(chǔ)器單元實(shí)例相同的陣列中的列或行。對于SOC中的SRAM，列冗余是足夠的；然而，如果SRAM的累積密度大，則可以使用行冗余。例如，圖1示出了用于以列(Col0，Col1，…，ColM)和行(Row0，Row1，…，RowN)排列的存儲(chǔ)器單元的SRAM陣列110的常規(guī)冗余方案100。

此外，SRAM陣列110包括用于替換故障或缺陷SRAM存儲(chǔ)器單元的存儲(chǔ)器單元的冗余行。通常，如圖所示，存儲(chǔ)器單元的冗余行被設(shè)置為SRAM陣列110的一部分。此外，SRAM陣列110包括內(nèi)部比較器112，內(nèi)部比較器112用于確定故障或缺陷SRAM存儲(chǔ)器單元是否已被冗余存儲(chǔ)器單元替換。

通常，當(dāng)修復(fù)的行被訪問時(shí)，將來自SoC的輸入行地址與故障行地址進(jìn)行比較，并且如果沒有匹配，則發(fā)生常規(guī)行解碼；否則，經(jīng)由修復(fù)地址從熔絲訪問冗余行。不幸的是，與無故障存儲(chǔ)器相比，修復(fù)的存儲(chǔ)器的這種附加比較通常使修復(fù)的存儲(chǔ)器的地址的建立時(shí)間增加。此外，這種增加的建立時(shí)間可能會(huì)降低SOC的整體性能和速度。因此，由于附加比較操作而導(dǎo)致的地址建立時(shí)間的這種增加是常規(guī)行冗余方案的典型問題。

附圖說明

本文參考附圖描述了各種技術(shù)的實(shí)現(xiàn)。然而，應(yīng)當(dāng)理解，附圖僅示出了本文所描述的各種實(shí)現(xiàn)，并不意味著限制本文所描述的各種技術(shù)的實(shí)施例。

圖1示出了本領(lǐng)域已知的常規(guī)存儲(chǔ)器電路。

圖2A-圖2B示出了根據(jù)本文描述的各種實(shí)現(xiàn)的由設(shè)備使用的冗余存儲(chǔ)器方案的示圖。

圖3示出了根據(jù)本文描述的各種實(shí)現(xiàn)的用于使用存儲(chǔ)器的行冗余的方法的處理流程。

圖4示出了根據(jù)本文描述的各種實(shí)現(xiàn)的由設(shè)備使用的冗余存儲(chǔ)器方案的另一示圖。

圖5A-圖5H示出了根據(jù)本文描述的各種實(shí)現(xiàn)的可用于實(shí)現(xiàn)存儲(chǔ)器應(yīng)用的行冗余方案和技術(shù)的各種邏輯電路。

圖6示出了根據(jù)本文描述的各種實(shí)現(xiàn)的用于提供存儲(chǔ)器的行冗余的方法的處理流程。

具體實(shí)施方式

本文所描述的各種實(shí)現(xiàn)涉及用于存儲(chǔ)器應(yīng)用的冗余方案。例如，一些冗余方案可以指補(bǔ)強(qiáng)型(bolt-on)行冗余方案，包括例如用于高密度存儲(chǔ)器編譯器的零延遲補(bǔ)強(qiáng)型行冗余方案。在該實(shí)現(xiàn)中，該方案可以指零地址建立時(shí)間懲罰，這對于SoC設(shè)計(jì)者來說是期望的。

現(xiàn)在本文中將參考圖2A圖6更詳細(xì)地描述用于存儲(chǔ)器應(yīng)用的升壓電路的各種實(shí)現(xiàn)。