[發(fā)明專利]一種可編程圖形序列發(fā)生系統(tǒng)及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710477618.0
• 申請(qǐng)日: 2017-06-09
• 公開（公告）號(hào): CN107291421A
• 公開（公告）日: 2017-10-24
• 發(fā)明（設(shè)計(jì)）人: 董立志;羅陽
• 申請(qǐng)（專利權(quán)）人: 中國電子科技集團(tuán)公司第四十一研究所
• 主分類號(hào): G06F7/58
• 分類號(hào): G06F7/58
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種可編程圖形序列發(fā)生系統(tǒng)，其特征在于，包括：字圖形發(fā)生器、PRBS圖形發(fā)生器、編碼電路、串并變換電路、延時(shí)控制和輸出驅(qū)動(dòng)電路；

字圖形發(fā)生器和PRBS圖形發(fā)生器按用戶的設(shè)置產(chǎn)生多種可編程字圖形和偽隨機(jī)圖形，將寫入存儲(chǔ)電路的字圖形或者設(shè)置的PRBS圖形，經(jīng)過編碼電路進(jìn)行編碼，然后經(jīng)過串并變換電路，將低速的并行信號(hào)轉(zhuǎn)換為高速的串行信號(hào)，然后經(jīng)過延時(shí)控制和輸出驅(qū)動(dòng)電路，將信號(hào)加入延時(shí)、直流偏置，最后經(jīng)光電接口電路輸出。

2.如權(quán)利要求1所述的一種可編程圖形序列發(fā)生系統(tǒng)，其特征在于，所述PRBS圖形發(fā)生器采用并行處理方式，產(chǎn)生偽隨機(jī)序列，由低速序列合成為高速序列，首先在1/n時(shí)鐘下產(chǎn)生n路偽隨機(jī)圖形，每路圖形的速率只有時(shí)鐘頻率的1/n，再通過圖形合成器合成一路圖形。

3.如權(quán)利要求2所述的一種可編程圖形序列發(fā)生系統(tǒng)，其特征在于，所述PRBS圖形發(fā)生器包括：m序列發(fā)生器、組合邏輯電路、合成器；

m序列發(fā)生器經(jīng)過組合邏輯電路，形成并行的n個(gè)m序列，然后經(jīng)過n個(gè)合成器合成一路PRBS序列；

若n個(gè)速率為R的m序列移位等價(jià)，且其相位彼此相差1/n圖形周期；對(duì)此n路m序列以nR的速率輪流取樣，則得到速率為nR的m序列，該序列與原有的n個(gè)速率R的m序列的移位等價(jià)。

4.如權(quán)利要求1所述的一種可編程圖形序列發(fā)生系統(tǒng)，其特征在于，所述字圖形發(fā)生器中包括：地址發(fā)生器經(jīng)CPU地址選擇，選擇DDR3中該地址對(duì)應(yīng)的用戶設(shè)置字，經(jīng)過移位處理電路后與接收字圖形在同步檢測(cè)器中進(jìn)行比較，并給出同步字序列和停止信號(hào)。

5.如權(quán)利要求4所述的一種可編程圖形序列發(fā)生系統(tǒng)，其特征在于，

字圖形的獲取是通過讀取預(yù)先存儲(chǔ)在高速DDR3 SDRAM內(nèi)設(shè)置的字來實(shí)現(xiàn)的。

6.如權(quán)利要求4所述的一種可編程圖形序列發(fā)生系統(tǒng)，其特征在于，

對(duì)接收字圖形以并行處理的方式進(jìn)行重新組合，對(duì)本地產(chǎn)生字圖形采用循環(huán)求補(bǔ)移位的方法，實(shí)現(xiàn)逐比特的讀出。

7.一種可編程圖形序列發(fā)生方法，其特征在于，

字圖形發(fā)生器和PRBS圖形發(fā)生器按用戶的設(shè)置產(chǎn)生多種可編程字圖形和偽隨機(jī)圖形，將寫入存儲(chǔ)電路的字圖形或者設(shè)置的PRBS圖形，經(jīng)過編碼電路進(jìn)行編碼，然后經(jīng)過串并變換電路，將低速的并行信號(hào)轉(zhuǎn)換為高速的串行信號(hào)，然后經(jīng)過延時(shí)控制和輸出驅(qū)動(dòng)電路，將信號(hào)加入延時(shí)、直流偏置，最后經(jīng)光電接口電路輸出。

8.如權(quán)利要求7所述的一種可編程圖形序列發(fā)生方法，其特征在于，所述PRBS圖形發(fā)生器采用并行處理方式，產(chǎn)生偽隨機(jī)序列，由低速序列合成為高速序列，首先在1/n時(shí)鐘下產(chǎn)生n路偽隨機(jī)圖形，每路圖形的速率只有時(shí)鐘頻率的1/n，再通過圖形合成器合成一路圖形。

9.如權(quán)利要求8所述的一種可編程圖形序列發(fā)生方法，其特征在于，所述PRBS圖形發(fā)生器包括：m序列發(fā)生器、組合邏輯電路、合成器；

m序列發(fā)生器經(jīng)過組合邏輯電路，形成并行的n個(gè)m序列，然后經(jīng)過n個(gè)合成器合成一路PRBS序列；

若n個(gè)速率為R的m序列移位等價(jià)，且其相位彼此相差1/n圖形周期；對(duì)此n路m序列以nR的速率輪流取樣，則得到速率為nR的m序列，該序列與原有的n個(gè)速率R的m序列的移位等價(jià)。

10.如權(quán)利要求7所述的一種可編程圖形序列發(fā)生方法，其特征在于，所述字圖形發(fā)生器中包括：地址發(fā)生器經(jīng)CPU地址選擇，選擇DDR3中該地址對(duì)應(yīng)的用戶設(shè)置字，經(jīng)過移位處理電路后與接收字圖形在同步檢測(cè)器中進(jìn)行比較，并給出同步字序列和停止信號(hào)。