[發明專利]基于ARM的PC/104通信方法及其寫入、讀取時序

有效

• 申請號: 201710471647.6
• 申請日: 2017-06-20
• 公開（公告）號: CN107341116B
• 公開（公告）日: 2019-12-27
• 發明（設計）人: 趙澤彪;楊志杰;張云飛;賈磊;溫美玲;史志鵬
• 申請（專利權）人: 太原鵬躍電子科技有限公司
• 主分類號: G06F13/12
• 分類號: G06F13/12
• 代理公司: 11435 北京志霖恒遠知識產權代理事務所(普通合伙)
• 代理人: 申紹中

本發明型涉及ARM處理器使用PC/104接口通信的技術，具體是一種基于ARM的PC/104通信方法及PC/104接口寫入數據時序和PC/104接口讀取數據時序?；贏RM的PC/104通信方法，ARM處理器的外部存儲器接口與PC/104接口直接連接。僅使用PC/104接口的地址線SA(0:19)；PC/104接口的地址允許線AEN；PC/104接口的存儲器寫命令控制線；PC/104接口的存儲器讀命令控制管腳；PC/104接口的數據線SD(0:15)；PC/104接口的I/O CHDRY管腳。

技術領域

本發明型涉及ARM處理器使用PC/104接口通信的技術，具體是一種基于ARM的PC/104通信方法及PC/104接口寫入數據時序和PC/104接口讀取數據時序。

背景技術

當前已經進入嵌入式系統全面應用時代 ,基于ARM處理器和嵌入式Linux的嵌入式系統以其設計靈活、軟硬件可裁剪、性能優越、成本低等特點和優勢，倍受設計者和使用者青睞。其在低功耗、低成本應用領域確立了其市場領導地位；同時隨著x86架構的不斷成熟和 x86處理器的應用范圍越來越廣，人們逐步開始認識到其本身架構的限制，在工業控制領域嵌入式ARM處理器將有望取代傳統的X86處理器。

PC/104總線是一種近年來在國際上廣泛流行的專門為嵌入式系統而定義的工業控制總線 , 被IEEE協會定義為IEEE-P996,該系列產品已廣泛應用于通信設備、車輛導航、工程控制等各種領域。由于 PC 或 PC/A T 的主板和擴展卡的尺寸及功耗標準都太大，ISA總線不能滿足嵌入式系統的發展的需要。PC/104作為從ISA總線轉變而來的接口總線 ,主要是為了適應嵌入式系統發展的需要，但是這種早期的總線結構是建立在Intel的x86架構之上的，在ARM體系結構下，還沒有一個統一的標準可以提供對 PC/104 總線的支持 ,因為ARM在體系架構、總線時序、電氣性能等方面和x86都有很大的區別。

由于ARM處理器不直接支持PC/104通信協議，沒有對應的控制管腳。目前PC/104與ARM處理器通信是通過FPGA中轉信號，接收數據時即FPGA接收PC/104接口發送的數據，然后以其它的通信方式將數據發送到ARM處理器，發送數據則相反。項目開發時對電路板的體積、功耗等有要求，且通常使用的只是PC/104基本的數據收發功能，有必要發明一種ARM的PC/104通信方法，降低開發難度，降低系統的功耗與體積，提高系統的可靠性。

發明內容

針對上述技術問題，本發明提供了一種基于ARM的PC/104通信方法，該方法實現了ARM處理器與PC/104接口之間直接通信功能，提高了系統的可靠性。

為了解決上述技術問題，本發明采用的技術方案是：

基于ARM的PC/104通信方法，ARM處理器的外部存儲器接口與PC/104接口直接連接；PC/104接口的地址線SA(0:19)與ARM處理器的地址線ADDR(0:19)連接；PC/104接口的地址允許線AEN與ARM處理器的片選控制管腳nGCS連接；PC/104接口的存儲器寫命令控制線與ARM處理器的寫命令控制管腳nWE連接；PC/104接口的存儲器讀命令控制管腳與ARM處理器的讀命令控制管腳nOE連接；PC/104接口的數據線SD(0:15)與ARM處理器的數據線DATA (0:15)連接；PC/104接口的I/O CHDRY管腳與ARM處理器的WAIT管腳連接。

作為優選，所述ARM處理器的片選控制管腳nGCS和ARM處理器的WAIT管腳前端均分別接反向器。