[發(fā)明專利]基于ARM的PC/104通信方法及其寫入、讀取時(shí)序

有效

• 申請(qǐng)?zhí)枺?/td>: 201710471647.6
• 申請(qǐng)日: 2017-06-20
• 公開（公告）號(hào): CN107341116B
• 公開（公告）日: 2019-12-27
• 發(fā)明（設(shè)計(jì)）人: 趙澤彪;楊志杰;張?jiān)骑w;賈磊;溫美玲;史志鵬
• 申請(qǐng)（專利權(quán)）人: 太原鵬躍電子科技有限公司
• 主分類號(hào): G06F13/12
• 分類號(hào): G06F13/12
• 代理公司: 11435 北京志霖恒遠(yuǎn)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)
• 代理人: 申紹中

1.基于ARM的PC/104通信方法，其特征在于：ARM處理器（2）的外部存儲(chǔ)器接口與PC/104（1）接口直接連接；PC/104接口（1）的地址線SA(0:19)（3）與ARM處理器（2）的地址線ADDR(0:19)（9）連接；PC/104接口（1）的地址允許線AEN（4）與ARM處理器（2）的片選控制管腳nGCS（10）連接；PC/104接口（1）的存儲(chǔ)器寫命令控制線 （5）與ARM處理器（2）的寫命令控制管腳nWE（11）連接；PC/104接口（1）的存儲(chǔ)器讀命令控制管腳（6）與ARM處理器（2）的讀命令控制管腳nOE（12）連接；PC/104接口（1）的數(shù)據(jù)線SD(0:15)（7）與ARM處理器（2）的數(shù)據(jù)線DATA (0:15)（13）連接；PC/104接口（1）的I/O CHDRY管腳（8）與ARM處理器（2）的WAIT管腳（14）連接；PC/104接口將目標(biāo)地址寫到地址線SA(0:19)，ARM處理器片選控制管腳nGCS將電平拉低，經(jīng)反向器輸出到PC/104接口的地址允許線AEN為高電平；ARM處理器讀取數(shù)據(jù)準(zhǔn)備就緒之后將讀信號(hào)控制管腳nWE電平拉低；PC/104接口檢測到為低電平時(shí)，I/O CHDRY管腳輸出高電平，經(jīng)反向器輸出低電平到ARM處理器的WAIT管腳；PC/104接口將數(shù)據(jù)寫入數(shù)據(jù)線，ARM處理器的數(shù)據(jù)線DATA (0:15)讀取數(shù)據(jù)；數(shù)據(jù)讀取完畢之后I/OCHDRY管腳輸出低電平；ARM處理器將寫命令控制管腳nWE電平拉高；片選控制管腳nGCS將電平拉高，經(jīng)反向器輸出到PC/104接口的地址允許線AEN為低電平；ARM處理器將目標(biāo)地址寫到地址線ADDR(0:19)，片選控制管腳nGCS將電平拉低，經(jīng)反向器輸出到PC/104接口的地址允許線AEN為高電平；ARM處理器讀信號(hào)控制管腳nOE輸出低電平；PC/104接口檢測到為低電平時(shí)，I/O CHDRY管腳輸出高電平，經(jīng)反向器輸出低電平到ARM處理器的WAIT管腳；PC/104接口在I/O CHDRY管腳電平拉高之后的下一個(gè)時(shí)鐘周期數(shù)據(jù)線開始讀取數(shù)據(jù)；數(shù)據(jù)讀取完畢之后I/O CHDRY管腳將電平拉低；ARM處理器將讀信號(hào)控制管腳nOE電平拉高；片選控制管腳nGCS將電平拉高，經(jīng)反向器輸出到PC/104接口的地址允許線AEN為低電平。

2.根據(jù)權(quán)利要求1所述的基于ARM的PC/104通信方法，其特征在于： 所述ARM處理器（2）的片選控制管腳nGCS（10）和ARM處理器（2）的WAIT管腳（14）前端均分別接反向器。