[發明專利]封裝結構及其制作方法

在審

• 申請號: 201710468981.6
• 申請日: 2017-06-20
• 公開（公告）號: CN108807321A
• 公開（公告）日: 2018-11-13
• 發明（設計）人: 徐宏欣;陳裕緯
• 申請（專利權）人: 力成科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/31;H01L21/56;H01L21/60
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬雯雯;臧建明

本發明提供一種封裝結構及其制作方法。封裝結構包括絕緣密封體、黏著層、第一線路層、芯片、多個導電結構、介電層及第二線路層。絕緣密封體具有第一表面及第二表面。黏著層、芯片、導電結構及至少一部分的第一線路層嵌入在絕緣密封體中。另外至少一部分的第一線路層嵌入在黏著層中。第一線路層包括多個第一接墊及多個第二接墊。包含多個連接端子的芯片設置于黏著層上。導電結構電性連接至第一接墊。介電層設置于絕緣密封體的第二表面上。第二線路層電性連接至導電結構及連接端子。

技術領域

本發明涉及一種封裝結構及其制作方法，尤其涉及具有模封互連基板(moldedinterconnect substrate，MIS)形成于其中的一種封裝結構及一種制造方法。

背景技術

為使電子產品設計達到輕薄短小，半導體封裝技術也跟著日益進展，以發展出符合小體積、重量輕、高密度以及在市場上具有高競爭力等要求的產品。因此，小型化封裝結構同時維持流程簡化已成為本領域的技術人員的一大挑戰。

發明內容

本發明提供一種封裝結構及其制作方法，有效地減小其尺寸和制造成本。

本發明提供一種封裝結構。封裝結構包括絕緣密封體、黏著層、第一線路層、芯片、多個導電結構、介電層及第二線路層。絕緣密封體具有第一表面及相對于第一表面的第二表面。黏著層嵌入在絕緣密封體中。第一線路層具有嵌入在絕緣密封體中的至少一部分和嵌入在黏著層中的另外至少一部分。第一線路層包括多個第一接墊以及多個第二接墊。芯片設置于黏著層上并嵌入在絕緣密封體中。芯片包括通過絕緣密封體的第二表面所暴露出的多個連接端子。導電結構嵌入在絕緣密封體中。導電結構電性連接至第一接墊。絕緣密封體的第二表面暴露出導體結構的頂表面。介電層設置于絕緣密封體的第二表面上。第二線路層嵌入在介電層中且電性連接至導電結構及連接端子。介電層暴露出第二線路層的頂表面。

本發明提供一種封裝結構的制作方法，其至少包括以下步驟。提供載體基板(carrier substrate)。在載體基板上形成第一線路層。第一線路層包括多個第一接墊和多個第二接墊。在第一接墊上形成多個導電結構。在載體基板上依次形成黏著層和芯片。在載體基板上形成絕緣密封體。第一線路層的至少一部分嵌入在絕緣密封體中，并且第一線路層的另外至少一部分嵌入在黏著層中。絕緣密封體的厚度減小，以使絕緣密封體的第一表面黏附至載體基板上，并且相對于第一表面的絕緣密封體的第二表面暴露出導電結構的頂表面及芯片的多個連接端子。在絕緣密封體上形成第二線路層。第二線路層電性連接至導電結構和芯片的連接端子。在絕緣密封體上形成介電層，以密封第二線路層。介電層暴露出第二線路層的頂表面。自絕緣密封體的第一表面移除載體基板。

基于上述，本發明的封裝結構包括形成在其中的模封互連基板(moldedinterconnect substrate，MIS)。因此，可以減小封裝結構的厚度，從而達成封裝結構的小型化。此外，由于利用黃光微影(photolithography)和鍍制程(plating process)代替傳統的激光鉆孔(laser drilling)制程制作在模封互連基板中的導電通孔/柱體，可確保封裝結構的制作流程的簡單性。因此，可有效地降低總體制作成本。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1A至圖1J為依據本發明一實施例的封裝結構的制作流程剖面示意圖。

圖2A至圖2H為依據本發明另一實施例的封裝結構的制作流程剖面示意圖。

附圖標記說明

10、20：封裝結構

100：載體基板

200：第一線路層

200a：第一接墊

200b：第二接墊