[發明專利]封裝結構及其制作方法

在審

• 申請號: 201710468981.6
• 申請日: 2017-06-20
• 公開（公告）號: CN108807321A
• 公開（公告）日: 2018-11-13
• 發明（設計）人: 徐宏欣;陳裕緯
• 申請（專利權）人: 力成科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/31;H01L21/56;H01L21/60
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬雯雯;臧建明

1.一種封裝結構，其特征在于，包括：

絕緣密封體，具有第一表面及相對于所述第一表面的第二表面；

黏著層，嵌入在所述絕緣密封體中；

第一線路層，具有嵌入在所述絕緣密封體中的至少一部分及嵌入在所述黏著層中的另外至少一部分，其中所述第一線路層包括多個第一接墊及多個第二接墊；

芯片，設置于所述黏著層上并嵌入在所述絕緣密封體中，其中所述芯片包括通過所述絕緣密封體的所述第二表面所暴露出的多個連接端子；

多個導電結構，嵌入在所述絕緣密封體中，其中所述導電結構電性連接至所述第一接墊，且所述絕緣密封體的所述第二表面暴露出所述導電結構的頂表面；

介電層，設置于所述絕緣密封體的所述第二表面上；以及

第二線路層，嵌入在所述介電層中，其中所述第二線路層電性連接至所述導電結構及所述連接端子，且所述介電層暴露出所述第二線路層的頂表面。

2.根據權利要求1所述的封裝結構，其中所述第二線路層包括多個第三接墊及在所述第三接墊上的多個柱體，且每個所述第三接墊的寬度大于每個所述柱體的寬度。

3.根據權利要求1所述的封裝結構，其中所述第二線路層的所述頂表面與所述介電層的頂表面共面，且所述介電層的所述頂表面形成為具有多個開口，以暴露出所述第二線路層的所述頂表面的至少一部分。

4.根據權利要求1所述的封裝結構，還包括在所述絕緣密封體的所述第一表面上的多個導電端子以及設置于所述介電層上的多個電子裝置，其中所述導電端子電性連接至所述第一線路層的所述第一接墊及所述第二接墊，所述電子裝置電性連接至所述第二線路層。

5.根據權利要求1所述的封裝結構，其中每個所述第一接墊的寬度大于每個所述導電結構的寬度，所述導電結構圍繞所述芯片及所述黏著層，所述黏著層的底表面與所述絕緣密封體的所述第一表面共面。

6.一種封裝結構的制作方法，其特征在于，包括：

提供載體基板；

在所述載體基板上形成第一線路層，其中所述第一線路層包括多個第一接墊及多個第二接墊；

在所述第一接墊上形成多個導電結構；

在所述載體基板上依次形成黏著層及芯片；

在載體基板上形成絕緣密封體，其中所述第一線路層的至少一部分嵌入在所述絕緣密封體中，且所述第一線路層的另外至少一部分嵌入在所述黏著層中；

所述絕緣密封體的厚度減小，以使所述絕緣密封體的第一表面黏附至所述載體基板，并且相對于所述第一表面的所述絕緣密封體的第二表面暴露出所述導電結構的頂表面及所述芯片的多個連接端子；

在所述絕緣密封體上形成第二線路層，其中所述第二線路層電性連接至所述導電結構及所述芯片的所述連接端子；

在所述絕緣密封體上形成介電層，以密封所述第二線路層，其中所述介電層暴露出所述第二線路層的頂表面；以及

自所述絕緣密封體的所述第一表面移除所述載體基板。

7.根據權利要求6所述的封裝結構的制作方法，其中形成第二線路層的步驟包括：

在所述導電結構及所述芯片的所述連接端子上形成多個第三接墊；以及

在所述第三接墊上形成多個柱體，其中每個所述第三接墊的寬度大于每個所述柱體的寬度。

8.根據權利要求6所述的封裝結構的制作方法，其中所述第二線路層的所述頂表面與所述介電層的頂表面為共面，在所述絕緣密封體上形成所述介電層的步驟包括：

在所述絕緣密封體及所述第二線路層上形成介電材料層；以及

圖案化所述介電材料層以形成具有多個開口的所述介電層，其中所述介電層的所述開口暴露出所述第二線路層的所述頂表面。

9.根據權利要求6所述的封裝結構的制作方法，還包括：

在所述絕緣密封體的所述第一表面上形成多個導電端子，其中所述導電端子電性連接至所述第一線路層的所述第一接墊及所述第二接墊；以及

在所述介電層上形成多個電子裝置，其中所述電子裝置電性連接至所述第二線路層。

10.根據權利要求6所述的封裝結構的制作方法，其中每個所述第一接墊的寬度大于每個所述導電結構的寬度，所述導電結構圍繞所述芯片及所述黏著層，所述黏著層的底表面與所述絕緣密封體的所述第一表面為共面。