[發(fā)明專利]一種片上嵌入式Flash的內(nèi)建自測試結(jié)構(gòu)有效
| 申請?zhí)枺?/td> | 201710454746.3 | 申請日: | 2017-06-15 |
| 公開(公告)號: | CN107301880B | 公開(公告)日: | 2020-03-17 |
| 發(fā)明(設計)人: | 顏偉;沈拉民;李俊玲 | 申請(專利權(quán))人: | 西安微電子技術(shù)研究所 |
| 主分類號: | G11C29/12 | 分類號: | G11C29/12 |
| 代理公司: | 西安通大專利代理有限責任公司 61200 | 代理人: | 強宏超 |
| 地址: | 710065 陜西*** | 國省代碼: | 陜西;61 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 嵌入式 flash 測試 結(jié)構(gòu) | ||
本發(fā)明提供了一種片上嵌入式Flash的內(nèi)建自測試結(jié)構(gòu),包括自定義控制模塊、FBIST控制器、ERASE模塊和BYPASS模塊,當FBIST控制器使能后,F(xiàn)BIST控制器發(fā)起操作,依據(jù)內(nèi)部控制器狀態(tài)機與自定義控制模塊和ERASE模塊的相互配合,實現(xiàn)對其地址、讀寫的序列操作和擦除切換,并將讀出結(jié)果與片上比較器進行測試結(jié)果比對,輸出結(jié)果表征信號,測試結(jié)束時,測試完成標識跳高;實現(xiàn)了對FLASH的內(nèi)部訪問以及測試結(jié)果比較,外部僅需一個測試啟動信號和控制器時鐘信號,在測試結(jié)束后通過測試完成標志位與測試失效標志位表征測試結(jié)果,可以掌握FLASH的失效地址、算法執(zhí)行狀態(tài)、讀寫狀態(tài)以及輸出數(shù)據(jù)信息,從而為進一步的故障定位提供依據(jù),實現(xiàn)芯片級或系統(tǒng)級嵌入式FLASH的內(nèi)建自測試。
【技術(shù)領(lǐng)域】
本發(fā)明屬于SoC、DSP等超大規(guī)模集成電路的嵌入式Flash的可測性設計技術(shù)領(lǐng)域,涉及一種片上嵌入式Flash的內(nèi)建自測試結(jié)構(gòu)。
【背景技術(shù)】
隨著集成電路制造工藝步入超深亞微米階段,嵌入式存儲器在SOC片上系統(tǒng)芯片中占據(jù)的比例越來越大,據(jù)預測,到2016年,片上嵌入式存儲器的面積將占到復雜SOC芯片面積的95%以上。
FLASH,作為一種基于浮柵技術(shù)的非揮發(fā)性存儲器,具有自身獨特的優(yōu)點:非易失、不需特殊的外部高壓即可進行電擦除和重復編程,成本低,密度大。正是基于上述特點,F(xiàn)LASH被越來越多地應用于嵌入式系統(tǒng)中。然而,隨著半導體器件特性尺寸的不斷縮小,包括FLASH在內(nèi)的嵌入式存儲器存在的缺陷類型也越來越多。如何對其進行簡潔有效的高覆蓋性測試,是超大規(guī)模集成電路可測性設計中亟需解決的關(guān)鍵問題。
目前,通過傳統(tǒng)的功能測試方法對FLASH進行的測試,主要存在測試覆蓋性低、測試時間長,測試生成困難,測試效率低下等諸多弊端。而依托EDA工具,針對片上嵌入式存儲器的內(nèi)建自測試技術(shù)已成為存儲器的主流測試技術(shù),但鑒于Flash的讀寫、擦除和編程等特點,EDA工具對Flash的內(nèi)建自測試技術(shù)還不能夠有效支持。
當前針對FLASH的內(nèi)建自測試研究也有一些成果,“SOC嵌入式flash存儲器的內(nèi)建自測試設計”(微電子學與計算機2005年第22卷第4期)一文中介紹的采用硬件方式的存儲器內(nèi)建自測試方案,其利用一塊專門的ROM存儲器存儲FBIST控制器所需的測試算法和測試進程信息,存儲器BIST封裝器采用裁剪后的IEEE1500結(jié)構(gòu),所有的測試命令和結(jié)果都通過WSI/WSO串行輸入輸出。該結(jié)構(gòu)硬件開銷較大,測試指令的執(zhí)行需要依托IEEE1500結(jié)構(gòu),測試控制較為復雜;尤其對于內(nèi)嵌的多組FLASH存儲器,該方法需要有較大的硬件開銷,并且該方法通過總線接口模塊將系統(tǒng)總線與FBIST控制器連接,在一定程度上依賴處理器的功能和軟件的支持,仍然沒有擺脫功能性測試的范疇。
【發(fā)明內(nèi)容】
本發(fā)明的目的在于提供一種結(jié)構(gòu)獨立、測試控制簡單的片上嵌入式Flash的內(nèi)建自測試結(jié)構(gòu),完全意義上實現(xiàn)芯片級或系統(tǒng)級嵌入式FLASH的內(nèi)建自測試。
為實現(xiàn)上述目的,本發(fā)明采用以下技術(shù)方案:
一種片上嵌入式Flash的內(nèi)建自測試結(jié)構(gòu),包括自定義控制模塊、FBIST控制器、ERASE模塊和BYPASS模塊;
自定義控制模塊用于擦除操作和讀寫操作的狀態(tài)控制與調(diào)度;
FBIST控制器為讀寫操作的算法實現(xiàn)電路,F(xiàn)LASH的讀出數(shù)據(jù)通過FBIST控制器內(nèi)部比較器與期望值進行自動比對,F(xiàn)BIST控制器讀寫操作的執(zhí)行受控于自定義控制模塊,通過測試流程控制實現(xiàn)對控制信號的接收、停止或喚醒算法執(zhí)行以及擦除操作的執(zhí)行;
ERASE模塊在自定義控制模塊的調(diào)度下負責控制FLASH的擦除操作;
BYPASS模塊用于實現(xiàn)電路全掃描測試模式下的FLASH旁路功能;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于西安微電子技術(shù)研究所,未經(jīng)西安微電子技術(shù)研究所許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710454746.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)





