[發明專利]用于介電阻隔層的襯墊層

有效

• 申請號: 201710451697.8
• 申請日: 2017-06-15
• 公開（公告）號: CN107527996B
• 公開（公告）日: 2021-06-01
• 發明（設計）人: S·納拉亞南;Z·古;N·瓦斯克斯
• 申請（專利權）人: 科洛斯巴股份有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明關于一種用于介電阻隔層的襯墊層。可在介電材料內部分形成二端記憶體裝置，該介電材料呈電氣絕緣且操作為使運用于集成電路制造中金屬粒子擴散緩和的阻隔層。此介電材料可通過含硅襯墊保護而免因對介電材料具有侵蝕性的其它制造程序(例如：CMP、HF清潔等)而受到影響。使用含硅襯墊可使待保留的介電材料的厚度極小，并且可促使形成二端記憶體裝置的相鄰材料表面之間的階梯高度差達到小于約五埃的等級。此小階梯高度差可產生優異的切換特性，當下伏于二端記憶體裝置的切換層時尤其如此。

相關申請案交互參照

本申請案主張2016年6月15日提出申請的題為“SILICON CONTAINING MATERIALLINER FOR DIELECTRIC BLOCK LAYER”的美國臨時專利申請案第62/350,299號的優惠。該申請案完整合并于本文中作為參考。

技術領域

本發明大體上關于襯墊，其包括含硅材料或上覆于二端記憶體裝置的介電阻隔層的另一材料，舉例來說，用以保護該阻隔層免于CMP及清潔程序影響，或改善記憶體裝置表面的表面平坦度，或降低相鄰表面之間的階梯高度差。

背景技術

電阻性切換記憶體(resistive-switching memory)在集成電路技術領域里代表新近的新發明。盡管許多電阻性切換記憶體技術仍在開發階段，本申請發明人已示范電阻性切換記憶體的各種技術概念，并且該等技術概念是在一或多個驗證階段用以證實或駁斥相關理論或技術。本申請發明人相信電阻性切換記憶體技術展示令人信服的證據，可在半導體電子產業保持超越競爭技術的實質優點。

本申請發明人相信電阻性切換記憶體單元可經組態而具有電阻值不同的多種狀態。舉例來說，對于單一位單元(bit cell)，電阻性切換記憶體單元可經組態而處于較低電阻狀態、或交替地處于較高電阻狀態。多位單元可能隨著各別電阻而具有附加狀態，該等附加狀態彼此不同，而且與該較低電阻狀態及該較高電阻狀態不同。電阻性切換記憶體單元不同的電阻狀態代表不同的邏輯信息狀態，有助于數字記憶體操作。因此，本申請發明人相信許多此類記憶體單元的陣列可提供數字記憶儲存的許多位(bits)。

本申請發明人已成功誘使電阻性切換記憶體響應于外部條件進入一種或另一種阻性狀態。因此，就晶體管而言，可將施加或移除外部條件用于編程或解編程(例如：抹除)記憶體。此外，取決于實體構造及電氣配置，電阻性切換記憶體單元大體上可維持經編程或經解編程狀態。可能需要滿足其它條件(例如：存在最小操作電壓、存在最小操作溫度等等)、或不滿足條件才可維持一狀態，端視記憶體單元裝置的特性而定。

本申請發明人已推出數項實際利用電阻性切換技術用以包括基于晶體管的應用的提案。舉例來說，電阻性切換組件通常至少部分理論化成運用于數字信息電子儲存的金屬氧化物半導體(MOS)類型記憶體晶體管的可行替代方案。電阻性切換記憶體裝置的模型在非揮發性FLASH MOS類型晶體管方面提供一些潛在的技術優點。

鑒于上述，本申請發明人想要持續開發電阻性切換技術的實際應用。

發明內容

以下介紹本說明書的簡化內容，以便對本說明書的一些態樣有基本的了解。本內容不是本說明書的延伸概述。用意不在于確定本說明書的重要或關鍵組件，也不在于敘述本說明書任何特定具體實施例的范疇、或權利要求的任何范疇。目的是要以簡化形式介紹本說明書的一些概念，作為本發明所介紹更詳細說明的引言。

本發明是用來制造二端記憶體裝置。制造可包含以下所列：形成上覆于金屬層的阻隔層，該金屬層上覆于基材形成。該阻隔層可包含使該金屬層的材料擴散緩和的介電材料。形成上覆于該阻隔層的襯墊。該襯墊可包括含硅材料、高K介電材料、或另一合適的材料。形成位在該阻隔層中的貫孔，并且可能位在該襯墊中，其使該金屬層曝露。在該貫孔中形成包含導電材料的導電接觸層。