[發明專利]一種用于LDO的緩沖電路

有效

• 申請號: 201710450184.5
• 申請日: 2017-06-15
• 公開（公告）號: CN107066011B
• 公開（公告）日: 2018-06-01
• 發明（設計）人: 方健;王科竣;馮磊;陳智昕;劉振國;張波;楊健
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 孫一峰

本發明屬于集成電路技術領域，涉及一種用于LDO的緩沖電路。相對于傳統的LDO電路，本發明的方案中增加了緩沖電路；該緩沖電路可以增大誤差放大器的驅動能力使LDO的瞬態響應得到極大改善；此外，由于緩沖電路是由源極跟隨器組成，源極跟隨器具有極低的輸出電阻，因此可以誤差放大器輸出端產生的極點P3推到更高的頻率上，使其不對電路的穩定性造成影響；更為重要的是該電路通過電路結構的設計減小了緩沖器的靜態電流，這對LDO電路整體功耗的降低是有非常重要的意義的。

技術領域

本發明屬于集成電路技術領域，涉及一種用于LDO的緩沖電路。

背景技術

在LDO集成電路芯片中，電路中的調整管要求通過大電流，因此其尺寸一般較大。從而造成該調整管的輸入電容較大。在LDO反饋環路中，輸出電壓反饋信號輸入誤差放大器然后驅動調整管。該誤差放大器由于功耗限制，因此其驅動電流有限。這種情況會導致電路的瞬態響應變差。此外，由于誤差放大器的大輸出電容和大輸出電阻導致誤差放大器輸出極點偏小。該極點一般是第三極點P3會使電路的穩定性惡化。目前的解決方案一般是在誤差放大器的輸出端加一級緩沖放大器。該緩沖放大器可以增大誤差放大器的驅動能力使LDO的瞬態響應變好。此外，由于緩沖放大器的低輸出電阻，因此可以把極點P3推到更高的頻率上，使其不對電路的穩定性造成影響。但是一般的緩沖器放大器的功耗太大，效率不高。

發明內容

本發明的目的是為了解決現有的LDO的緩沖放大器的功耗太大，或電路結構過于復雜造成電路面積太大引起的問題。從而提出了一種簡潔高效率的LDO緩沖放大器。

本發明技術方案如下：

一種用于LDO的緩沖電路，其特征在于，所述緩沖電路連接在LDO的誤差放大器和調整管之間，所述緩沖電路用于增大誤差放大器的驅動能力；所述緩沖電路由第一PMOS管MP1、第二PMOS管MP2、第一NPN管T1、第一NMOS管MN1和第二NMOS管MN2構成；其中，

第一NPN管T1的集電極接LDO的輸入電壓，其基極接LDO誤差放大器的輸出信號VE，第一NPN管T1的發射極連接第一NMOS管MN1的漏極和第二PMOS管MP2的柵極；第一PMOS管MP1的柵極接偏置電壓，其源極接LDO的輸入電壓，第一PMOS管MP1的漏極連接第一NMOS管MN1的柵極、第二NMOS管MN2的柵極、第二PMOS管MP2的漏極和第二NMOS管MN2的漏極；第一PMOS管的襯底接LDO的輸入電壓，第二PMOS管MP2的柵極連接第一NPN晶體管T1的發射極，第二PMOS管MP2的源級和襯底連接LDO的輸入電壓；第一NMOS管MN1的漏極接第一NPN管T1的發射極；第一NMOS管MN1的源極和襯底連接VSS；第二NMOS管MN2的源極和襯底連接電源VSS；第一NPN管T1發射極、第一NMOS管MN1漏極和第二PMOS管MP2柵極的連接點為緩沖電路的輸出端，接調整管的柵極。

本發明的有益效果為，相對于傳統的LDO電路，本發明的方案中增加了緩沖電路；該緩沖電路可以增大誤差放大器的驅動能力使LDO的瞬態響應得到極大改善；此外，由于緩沖電路是由源極跟隨器組成，源極跟隨器具有極低的輸出電阻，因此可以誤差放大器輸出端產生的極點P3推到更高的頻率上，使其不對電路的穩定性造成影響；更為重要的是該電路通過電路結構的設計減小了緩沖器的靜態電流，這對LDO電路整體功耗的降低是有非常重要的意義的。

附圖說明

圖1為LDO的整體電路框圖；

圖2為本發明的緩沖電路的結構示意圖。

具體實施方式

下面結合附圖對本發明進行詳細的描述