[發(fā)明專利]一種用于LDO的緩沖電路

有效

• 申請?zhí)枺?/td>: 201710450184.5
• 申請日: 2017-06-15
• 公開（公告）號: CN107066011B
• 公開（公告）日: 2018-06-01
• 發(fā)明（設(shè)計）人: 方健;王科竣;馮磊;陳智昕;劉振國;張波;楊健
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 成都點睛專利代理事務(wù)所(普通合伙) 51232
• 代理人: 孫一峰

1.一種用于LDO的緩沖電路，其特征在于，所述緩沖電路連接在LDO的誤差放大器和調(diào)整管之間，所述緩沖電路用于增大誤差放大器的驅(qū)動能力；所述緩沖電路由第一PMOS管MP1、第二PMOS管MP2、第一NPN管T1、第一NMOS管MN1和第二NMOS管MN2構(gòu)成；其中，

第一NPN管T1的集電極接LDO的輸入電壓Vin，其基極接LDO誤差放大器的輸出信號VE，第一NPN管T1的發(fā)射極連接第一NMOS管MN1的漏極和第二PMOS管MP2的柵極；第一PMOS管MP1的柵極接偏置電壓Vbias，其源極接LDO的輸入電壓Vin，第一PMOS管MP1的漏極連接第一NMOS管MN1的柵極、第二NMOS管MN2的柵極、第二PMOS管MP2的漏極和第二NMOS管MN2的漏極；第一PMOS管MP1的襯底接LDO的輸入電壓Vin，第二PMOS管MP2的柵極連接第一NPN晶體管T1的發(fā)射極，第二PMOS管MP2的源級和襯底連接LDO的輸入電壓Vin；第一NMOS管MN1的漏極接第一NPN管T1的發(fā)射極；第一NMOS管MN1的源極和襯底連接VSS；第二NMOS管MN2的源極和襯底連接電源VSS；第一NPN管T1發(fā)射極、第一NMOS管MN1漏極和第二PMOS管MP2柵極的連接點為緩沖電路的輸出端，接調(diào)整管的柵極。