[發明專利]一種半導體器件的制造方法在審
| 申請號: | 201710448941.5 | 申請日: | 2017-06-14 |
| 公開(公告)號: | CN109087865A | 公開(公告)日: | 2018-12-25 |
| 發明(設計)人: | 常榮耀;王彥 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 北京市磐華律師事務所 11336 | 代理人: | 董巍;高偉 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 圖案化 硬掩膜層 襯底 掩膜層 半導體器件 半導體 覆蓋層 去除 硬掩膜圖案 掩膜 多溝道場效應晶體管 制造 刻蝕半導體 間隔設置 鰭片結構 凹字形 覆蓋 刻蝕 鰭片 | ||
1.一種半導體器件的制造方法,其特征在于,所述方法包括:
提供半導體襯底;
在所述半導體襯底上形成圖案化的硬掩膜層,所述圖案化的硬掩膜層具有若干間隔設置的硬掩膜圖案;
形成覆蓋所述半導體襯底和所述圖案化的硬掩膜層的覆蓋層;
形成圖案化的掩膜層,所述掩膜層覆蓋相鄰所述硬掩膜圖案之間的覆蓋層;
以所述圖案化的掩膜層為掩膜執行刻蝕,以去除預定深度的所述半導體襯底;
去除所述圖案化的掩膜層和所述覆蓋層;
以所述圖案化的硬掩膜層為掩膜刻蝕所述半導體襯底,以形成凹字形的雙鰭片結構;
去除所述圖案化的硬掩膜層。
2.根據權利要求1所述的制造方法,其特征在于,形成所述圖案化的硬掩膜層的方法包括:
在所述半導體襯底上形成硬掩膜層;
在所述硬掩膜層上形成若干間隔排列的側墻;
以所述側墻為掩膜刻蝕所述硬掩膜層,以形成圖案化的硬掩膜層。
3.根據權利要求2所述的制造方法,其特征在于,形成所述若干間隔排列的側墻的方法包括:
在所述硬掩膜層上形成核心;
在所述核心的側壁上形成側墻;
去除所述核心,以形成若干間隔排列的側墻。
4.根據權利要求1所述的制造方法,其特征在于,所述覆蓋層包括有機分布層。
5.根據權利要求1所述的制造方法,其特征在于,所述半導體襯底包括SOI襯底,所述雙鰭片結構形成于所述SOI襯底的硅層中。
6.根據權利要求3所述的制造方法,其特征在于,形成所述核心的步驟包括:
在所述硬掩膜層上形成犧牲層;
在所述犧牲層上形成圖案化的光刻膠層;
以所述圖案化的光刻膠層為掩膜刻蝕所述犧牲層,以形成所述核心。
7.根據權利要求3所述的制造方法,其特征在于,所述核心與所述硬掩膜層之間還形成有刻蝕停止層。
8.根據權利要求1所述的制造方法,其特征在于,所述半導體襯底與所述硬掩膜層之間還形成有蓋帽層。
9.根據權利要求7所述的制造方法,其特征在于,所述刻蝕停止層的材料包括SiN。
10.根據權利要求8所述的制造方法,其特征在于,所述蓋帽層的材料包括氧化硅。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710448941.5/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





