[發明專利]一種運算放大器和電壓基準源電路

在審

• 申請號: 201710439180.7
• 申請日: 2017-06-12
• 公開（公告）號: CN109032228A
• 公開（公告）日: 2018-12-18
• 發明（設計）人: 方海彬;劉銘
• 申請（專利權）人: 合肥格易集成電路有限公司;北京兆易創新科技股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56;H03F1/38;H03F3/16
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 莎日娜

1.一種運算放大器，其特征在于，所述運算放大器包括初級放大模塊，所述運算放大器還包括：

電源抑制比提高模塊，所述電源抑制比提高模塊的第一端與所述運算放大器的電源相連，所述電源抑制比提高模塊的輸入端與所述初級放大模塊的輸出端相連，所述電源抑制比提高模塊的輸出端作為所述運算放大器的輸出端，所述電源抑制比提高模塊用于跟隨所述運算放大器的電源電壓變化，并輸出所述初級放大模塊的輸出信號。

2.根據權利要求1所述的運算放大器，其特征在于，所述電源抑制比提高模塊包括：

第一PMOS管，所述第一PMOS管的源端與所述運算放大器的電源相連；

第一NMOS管，所述第一NMOS管的漏端與所述第一PMOS管的漏端相連，所述第一NMOS管的源端接地，所述第一NMOS管的柵端與所述初級放大模塊的輸出端相連；

第二PMOS管，所述第二PMOS管的源端與所述運算放大器的電源相連，所述第二PMOS管的柵端與所述第一PMOS管的柵端相連，所述第二PMOS管的漏端作為所述運算放大器的輸出端。

3.根據權利要求1所述的運算放大器，其特征在于，所述初級放大模塊包括電流源、第一級輸入子模塊、第一級負載子模塊、第二級輸入子模塊和第二級負載子模塊。

4.根據權利要求3所述的運算放大器，其特征在于，所述第一級輸入子模塊包括：

第二NMOS管，所述第二NMOS管的柵端作為所述運算放大器的反相輸入端；

第三NMOS管，所述第三NMOS管的柵端作為所述運算放大器的同相輸入端。

5.根據權利要求4所述的運算放大器，其特征在于，所述第一級負載子模塊包括：

第三PMOS管，所述第三PMOS管的源端與所述運算放大器的電源相連，所述第三PMOS管的漏端與所述第二NMOS管的漏端相連；

第四PMOS管，所述第四PMOS管的源端與所述運算放大器的電源相連，所述第四PMOS管的柵端與所述第三PMOS管的柵端相連，所述第四PMOS管的漏端與所述第三NMOS管的漏端相連。

6.根據權利要求5所述的運算放大器，其特征在于，所述第二級輸入子模塊包括：

第五PMOS管，所述第五PMOS管的源端與所述運算放大器的電源相連，所述第五PMOS管的柵端分別與所述第四PMOS管的漏端和所述第三NMOS管的漏端相連，所述第五PMOS管的漏端作為所述初級放大模塊的輸出端。

7.根據權利要求6所述的運算放大器，其特征在于，所述第二級負載子模塊包括：

第四NMOS管，所述第四NMOS管的漏端與所述電流源相連，所述第四NMOS管的源端接地；

第五NMOS管，所述第五NMOS管的柵端與所述第四NMOS管的柵端相連，所述第五NMOS管的漏端分別與所述第二NMOS管的源端和所述第三NMOS管的源端相連，所述第五NMOS管的源端接地；

第六NMOS管，所述第六NMOS管的柵端與所述第五NMOS管的柵端相連，所述第六NMOS管的漏端與所述第五PMOS管的漏端相連，所述第六NMOS管的源端接地，所述第六NMOS管的漏端作為所述初級放大模塊的輸出端。

8.根據權利要求6所述的運算放大器，其特征在于，所述初級放大模塊還包括：

RC模塊，所述RC模塊分別與所述第五PMOS管的柵端和漏端相連。

9.一種電壓基準源電路，其特征在于，包括權利要求1-8中任一項所述的運算放大器。