[發明專利]半導體裝置及其隔離區塊的制造方法

在審

• 申請號: 201710438898.4
• 申請日: 2017-06-12
• 公開（公告）號: CN109037142A
• 公開（公告）日: 2018-12-18
• 發明（設計）人: 陳立哲
• 申請（專利權）人: 世界先進積體電路股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/768;H01L23/528
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 郭曉宇

本發明提出了一種半導體裝置及其隔離區塊的制造方法，其中半導體裝置的隔離區塊的制造方法包含提供半導體基底，實施刻蝕工藝，在半導體基底內形成多個互相平行的溝槽，其中該些溝槽之間具有多個條狀結構，該些條狀結構與該些溝槽在半導體基底中占據第一區，且該些條狀結構與該些溝槽交錯排列，以及實施熱氧化工藝，使得該些條狀結構氧化形成多個氧化部，其中該些氧化部延伸至該些溝槽中且互相連接，以在半導體基底中形成隔離區塊。

技術領域

本發明是關于半導體裝置及其制造方法，特別是關于半導體裝置的隔離區塊及其制造方法。

背景技術

半導體集成電路(integrated circuit，IC)工業在過去數十年間經歷了快速的成長。半導體材料與設計技術的進步使得電路越來越小也越來越復雜，特別是在高壓元件的應用上。

由于高壓元件之間需要通過隔離區塊分隔一特定的距離，才能使電性信號的傳輸不受高電壓的影響。由于整體元件的尺寸受限于此特定的距離，如何通過電路的配置以達到最有效率的空間利用是一大課題，另一方面，半導體工藝的成本也相對增加。為了在縮小元件尺寸的同時節省工藝成本，半導體集成電路工業在材料與工藝設計方面皆不斷地在進步，但目前的半導體積體裝置并非各方面皆令人滿意。

因此，半導體集成電路業界中的工藝技術目前仍有需努力的方向。

發明內容

本發明的實施例通過刻蝕工藝在半導體基底內形成多個互相平行且交錯排列的溝槽和條狀結構，接著，通過熱氧化工藝將前述的條狀結構氧化形成多個互相連接且填充前述溝槽的氧化部，藉此在半導體基底中形成應力分布均勻的隔離區塊，避免因應力分布不均造成芯片翹曲的問題。

此外，本發明的實施例通過刻蝕和熱氧化工藝在半導體基底內有效率地形成一個大范圍的隔離區塊，使得高壓元件的電路配置更富彈性，以及降低半導體裝置的工藝成本。

根據一些實施例，提供半導體裝置的隔離區塊的制造方法。半導體裝置的隔離區塊的制造方法包含提供半導體基底，實施刻蝕工藝，在半導體基底內形成多個互相平行的溝槽，其中該些溝槽之間具有多個條狀結構，該些條狀結構與該些溝槽在半導體基底中占據第一區，且該些條狀結構與該些溝槽交錯排列。半導體裝置的隔離區塊的制造方法也包含實施熱氧化工藝，使得該些條狀結構氧化形成多個氧化部，其中該些氧化部延伸至該些溝槽中且互相連接，以在半導體基底中形成隔離區塊。

根據一些實施例，提供具有高壓隔離區塊的半導體裝置的制造方法。此半導體裝置的制造方法包含提供半導體基底，且在半導體基底內形成高壓隔離區塊。此半導體裝置的制造方法也包含在半導體基底上形成第一金屬區塊和第四金屬區塊，其中第一金屬區塊為第一高壓元件的導電墊，且第四金屬區塊為第二高壓元件的導電墊。此半導體裝置的制造方法更包含在高壓隔離區塊上形成第二金屬區塊和第三金屬區塊，其中第一、二、三和四金屬區塊由同一金屬層形成。此半導體裝置的制造方法還包含在第一、二、三和四金屬區塊上形成內連線結構，其中第一金屬區塊與第二金屬區塊通過內連線結構電連接，且第三金屬區塊與第四金屬區塊通過內連線結構電連接。

在一些實施例中，上述高壓隔離區塊的形成方法包含實施刻蝕工藝，在半導體基底內形成多個互相平行的溝槽，其中該些溝槽之間具有多個條狀結構，該些條狀結構與該些溝槽在半導體基底中占據第一區，且該些條狀結構與該些溝槽交錯排列。上述高壓隔離區塊的形成方法也包含實施熱氧化工藝，使得該些條狀結構氧化形成多個氧化部，其中該些氧化部延伸至該些溝槽中且互相連接，以在該半導體基底中形成高壓隔離區塊。