[發明專利]電容陣列結構

有效

• 申請號: 201710437255.8
• 申請日: 2017-06-12
• 公開（公告）號: CN109037211B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 籃子為;方偉憲;莊志禹
• 申請（專利權）人: 揚智科技股份有限公司
• 主分類號: H01L27/08
• 分類號: H01L27/08;H01L23/64
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 胡林嶺

本發明提供一種電容陣列結構，其包括N個電容單元。電容單元其中之一包括第一金屬層、第二金屬層以及第三金屬層。第一金屬層包括下電極的第一圖案化金屬部。第二金屬層配置于第一金屬層上，且包括下電極的第二圖案化金屬部以及上電極的第一圖案化金屬部。第三金屬層配置于第二金屬層上，且包括下電極的第三圖案化金屬部、下電極的第四圖案化金屬部以及上電極的第二圖案化金屬部。下電極的第二圖案金屬部具有開口，上電極的第一圖案化金屬部的一側暴露在開口，使上電極的第一圖案化金屬部的所述一側相鄰于另一個電容單元的下電極。

技術領域

本發明是有關于一種電容陣列結構，且特別是有關于一種可降低與基底或金屬繞線之間寄生電容的電容陣列結構。

背景技術

于現今半導體產業中，電容為相當重要而基本的元件。其中，金屬-氧化物-金屬(Metal-Oxide-Metal，MOM)電容結構為一種常見的電容結構，其基本設計為在作為兩電極的正金屬極板與負金屬極板之間充填絕緣介質，而使正金屬極板與負金屬極板以及其中之絕緣介質可形成一個電容單元。一般而言，在電容結構的設計中，可透過將電極之間的絕緣介質之厚度降低、或者增加電極表面積等方式來提高單位電容值。

除此之外，若將帶有寄生電容的電容結構應用至實際電路中，金屬極板形成的寄生電容也將影響電路整體效能，因此如何降低引起干擾的寄生電容也為設計電容結構的一個重要考量。隨著半導體微型化的需求，如何在現有制程規格下改良電容結構以降低形成干擾的寄生電容已然成為重要的研究課題。尤其是，對于由大量電容組成的電路架構而言，寄生電容更是直接影響電路的整體表現。舉例而言，逐次逼近暫存器(SuccessiveApproximation Register，SAR)模擬數字轉換器(Analog-to-Digital Converter，ADC)的架構需要帶有大量的電容的電容陣列，且電容陣列中大多數電容的其中之一個電極是相互連接的。請參照圖1，圖1為一種用于SAR ADC的電容陣列的簡化電路圖。電容陣列電路10包括多個電容C1、C2、C3、…、CN，且各個電容C1、C2、C3、…、CN的其中一端是共電位的。換言之，若電容C1、C2、C3、…、CN為MOM電容結構，各個電容C1、C2、C3、…、CN的其中一個金屬極可彼此相連且為共電位。因此，若共電位的金屬極與周遭的其他物件(像是基底或金屬繞線)產生寄生電容，將大幅影響SAR ADC的電路整體效能。

發明內容

有鑒于此，本發明提供一種電容陣列結構，可降低電容單元之上電極所產生的寄生電容以降低干擾。

本發明提供一種電容陣列結構，其包括N個電容單元。每一電容單元包含上電極與下電極，其中這些電容單元沿第一軸向而相鄰排列而構成電容列。這些電容單元中的第i個電容單元包括第一金屬層、第二金屬層，以及第三金屬層。第一金屬層包括下電極的第一圖案化金屬部。第二金屬層配置于第一金屬層上，第二金屬層包括下電極的第二圖案化金屬部以及上電極的第一圖案化金屬部。第三金屬層配置于第二金屬層上，且第三金屬層包括下電極的第三圖案化金屬部、下電極的第四圖案化金屬部，以及上電極的第二圖案化金屬部。i為不大于N的正整數且N為正整數。下電極的第二圖案金屬部具有一開口，上電極的第一圖案化金屬部的一側暴露在開口，使上電極的第一圖案化金屬部的所述一側相鄰于第(i-1)個電容單元的下電極。

基于上述，在本發明的電容陣列結構中，各個電容單元的上電極所引起的寄生電容效應可大幅降低，因此本發明的電容陣列結構更適合應用于對寄生電容敏感的電路中。除此之外，本發明的電容結構可藉由朝水平方向與垂直方向延伸的連接部而彼此連結，使得電容陣列可彈性地布局為任意的形狀。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。

附圖說明

圖1為一種用于SAR ADC的電容陣列的簡化電路圖。

圖2是依據本發明一實施例所繪示的電容陣列結構的示意圖。