[發明專利]基于CScripts進行Purley平臺CPU端PCIe Tx Eq調整的方法

有效

• 申請號: 201710434489.7
• 申請日: 2017-06-09
• 公開（公告）號: CN107153553B
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 王鵬
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F9/4401
• 分類號: G06F9/4401;G06F13/42
• 代理公司: 濟南誠智商標專利事務所有限公司 37105
• 代理人: 王汝銀

本發明公開了一種基于CScripts進行Purley平臺CPU端PCIe Tx Eq調整的方法，通過Cscripts對Purley平臺CPU的PCIe Tx Eq進行更改，更改完成后進行Eq參數確認。若更改完后PCIe鏈路降速到Gen1，則通過re?enable相應PCIe Port的方法使相應鏈路重新training回Gen3，再次確認Eq參數修改是否有效。該方法在修改完Tx Eq參數后，可立即執行相關測試，無需重啟系統，可極大縮短測試的時間。

技術領域

本發明涉及一種基于CScripts進行Purley平臺CPU端PCIe Tx Eq調整的方法。

背景技術

由于PCIE 3.0的速率已經達到8Gb/s，而且傳輸的通道往往需要經歷主板至板卡，整個鏈路會比較長，這樣就會導致高速信號比較大的損耗。為補償通道的損耗，確保接收端信號眼圖能夠張開，通過使用相應的加重(去加重或者預加重)及均衡技術是非常有必要的。因此，PCIE 3.0在發送端使用了施加去加重(de-emphasis)和前沖(preshoot)功能。實際上，PCIE 3.0的去加重(de-emphasis)和前沖(preshoot)功能是通過一個三階FIR濾波器實現的。如圖1所示，其中：C-1,C0與C+1三個參數值即我們所說的Tx Eq值。現有方案是通過在BIOS中對DN Tx Preset選項進行修改來調整，選項中有Auto、P0、P1、P2、P3、P4、P5、P6、P7、P8、P9總共11種設置。當選擇Auto時，PCIe鏈路在training完成后將CPU端的PCIe Tx Eq自動設置為理論上的最優值，選擇P0到P9這10中設置時，Tx Eq會被固定為P0到P9對應的參數。

由于需要開機進入BIOS界面進行設置，且為使設置的參數值生效，需要重啟系統，該過程所需要的時間較長，在需要調整試驗多種Tx Eq參數時，會占用測試工程師較多的時間，檢驗效率低。

發明內容

本發明的目的是提供一種基于CScripts進行Purley平臺CPU端PCIe Tx Eq調整的方法，該方法在修改完Tx Eq參數后，可立即執行相關測試，無需重啟系統，可極大縮短測試的時間。

為實現上述目的，本發明采用下述技術方案：

一種基于CScripts進行Purley平臺CPU端PCIe Tx Eq調整的方法，包括以下步驟：

S1、進行Tx Eq調整前，需先將CPU halt，使CPU只響應修改Tx Eq參數的命令，不進行其他計算操作；

S2、確認當前CPU uniPhy所有lane的狀態，判斷待調整的PCIe port是否處在L0狀態，是，確認該port所有lane的狀態；否，在BIOS中調整或者重啟機臺；

S3、確認當前的PCIe拓撲，確認待調整PCIe port的port number；

S4、對相應PCIe port的Tx Eq進行調整；

S5、判斷參數修改是否有效，若修改無效，則判斷當前PCIe port是否處在Gen3狀態下，如果當前PCIe port處在Gen3狀態下,重啟系統后從步驟S1執行；如果當前PCIe port回退到了Gen1狀態下，則通過re-enable該PCIe port，然后判斷參數修改是否有效，若仍然無效，則重啟系統后從步驟S1執行；有效，結束。

進一步地，步驟S1中，需先將CPU halt是通過輸入命令unistart(),使以uni.為前綴的命令可以執行實現的。

進一步地，步驟S2中，執行命令uni.showStatus()，確認當前CPU uniPhy部分所有lane的狀態，具體包括UPI port，DMI Port，PCIe port的lane的狀態，讀取PCIe port的lane的狀態。