[發明專利]標準胞元布局及設置多個標準胞元的方法

在審

• 申請號: 201710432062.3
• 申請日: 2017-06-09
• 公開（公告）號: CN107492548A
• 公開（公告）日: 2017-12-19
• 發明（設計）人: 烏里奇·亨斯;麥克·利爾;納特·珍;雷納·曼恩
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/092;H01L21/8238
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

1.一種集成電路產品，其包含：

多個標準胞元，該多個標準胞元的各標準胞元與該多個標準胞元的至少一個其它標準胞元毗連；

跨該多個標準胞元連續延展的連續主動區；以及

通過中間擴散間斷來分開的至少兩個主動區，其中，各標準胞元包含至少一個PMOS裝置及至少一個NMOS裝置，該至少一個PMOS裝置設于該連續主動區中及上面，并且該至少一個NMOS裝置設于該至少兩個主動區中及上面。

2.如權利要求1所述的產品，其中，該連續主動區包含硅鍺。

3.如權利要求1所述的產品，其中，該中間擴散間斷是溝槽隔離。

4.如權利要求1所述的產品，其中，該連續主動區通過溝槽隔離與該至少兩個主動區分開。

5.如權利要求1所述的產品，其中，該多個標準胞元的至少一個標準胞元實施反相器。

6.如權利要求1所述的產品，其中，該連續主動區具有至少約50nm的長度。

7.如權利要求1所述的產品，其更包含設于相鄰PMOS裝置之間的該連續主動區上方的浮動柵極。

8.如權利要求7所述的產品，其中，該浮動柵極沿著介于兩個鄰接標準胞元之間的接口延展。

9.如權利要求7所述的產品，其中，該浮動柵極電連接至相鄰PMOS裝置的源極接觸與漏極接觸其中一者。

10.如權利要求1所述的產品，其更包含設于該兩個主動區其中一者上方的浮動柵極，該浮動柵極沿著介于該兩個主動區其中一者與該擴散間斷之間的接口延展。

11.一種制作集成電路產品的方法，其包含：

在毗連配置中置放至少兩個標準胞元，該至少兩個標準胞元各具有至少兩個主動區，其中，該至少兩個標準胞元的各標準胞元具有至少一個PMOS裝置及至少一個NMOS裝置；

形成跨該至少兩個標準胞元連續延展的連續主動區；以及

在該至少兩個毗連標準胞元中形成通過中間擴散間斷來分開的至少兩個主動區，其中，該至少一個PMOS裝置設于該連續主動區中及上面，并且該至少一個NMOS裝置設于該至少兩個主動區中及上面。

12.如權利要求11所述的方法，其中，該連續主動區包含硅鍺。

13.如權利要求11所述的方法，其中，該中間擴散間斷包含淺溝槽隔離。

14.如權利要求11所述的方法，其更包含形成將該連續主動區與該至少兩個主動區分開的淺溝槽隔離。

15.如權利要求11所述的方法，其中，該至少兩個標準胞元的至少一個標準胞元實施反相器。

16.如權利要求11所述的方法，其更包含在相鄰PMOS裝置之間的該連續主動區上方形成浮動柵極。

17.如權利要求16所述的方法，其中，該浮動柵極沿著介于兩個鄰接標準胞元之間的接口延展。

18.如權利要求16所述的方法，其中，形成該浮動柵極包含形成跨該連續主動區、及該至少兩個主動區其中一者延展的多晶柵極線，以浮動柵極材料堆棧取代該多晶柵極線的一部分，該部分跨該連續主動區延展，以及使該部分與形成該浮動柵極的該剩余的多晶柵極線分開，其中，形成跨該至少兩個主動區其中一者延展的多晶柵極。

19.如權利要求11所述的方法，其更包含在該兩個主動區其中一者上方形成浮動柵極，該浮動柵極沿著介于該兩個主動區其中一者與該擴散間斷之間的接口延展。

20.如權利要求19所述的方法，其中，形成該浮動柵極包含形成跨該連續主動區、并沿著介于該兩個主動區其中一者與該擴散間斷之間的接口延展的多晶柵極線，通過浮動柵極材料堆棧取代該至少兩個主動區其中一者上方該多晶柵極線的一部分，以及經由形成該浮動柵極的切口使該部分與該剩余的多晶柵極線分開，其中，形成跨該連續主動區延展的多晶柵極。