[發(fā)明專利]半導(dǎo)體元件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710426537.8
• 申請(qǐng)日: 2017-06-08
• 公開(kāi)（公告）號(hào): CN108962991B
• 公開(kāi)（公告）日: 2021-08-10
• 發(fā)明（設(shè)計(jì)）人: 李世平
• 申請(qǐng)（專利權(quán)）人: 力晶積成電子制造股份有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/423;H01L21/336
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳小雯

本發(fā)明公開(kāi)一種半導(dǎo)體元件及其制造方法。半導(dǎo)體元件包括基底、柵介電層、柵極、漏極以及源極。基底具有剖面為V形的溝槽。柵介電層位于基底上。柵介電層在溝槽的側(cè)壁上具有第一厚度，且在溝槽外的基底上具有第二厚度。第一厚度大于第二厚度。柵極位于柵介電層上。漏極與源極分別位于柵極的相對(duì)兩側(cè)的基底中。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體元件，且特別是涉及一種晶體管。

背景技術(shù)

高壓元件包括橫向擴(kuò)散金屬氧化物半導(dǎo)體(lateral diffuse metal-oxide-semiconductor；LDMOS)晶體管。特別來(lái)說(shuō)，LDMOS晶體管的制作工藝可與互補(bǔ)式金屬氧化物半導(dǎo)體(complementary metal-oxide-semiconductor；CMOS)晶體管的制作工藝相互整合，以使控制元件、邏輯元件以及開(kāi)關(guān)元件可制造于單一芯片上。

在LDMOS晶體管中，柵極與漏極之間的基底上設(shè)置有場(chǎng)氧化層，以提高載流子移動(dòng)的距離。如此一來(lái)，可提高LDMOS的擊穿電壓。然而，此種作法會(huì)增加LDMOS所占的面積，亦即降低LDMOS的集成度。

發(fā)明內(nèi)容

本發(fā)明提供一種半導(dǎo)體元件，其在基底中具有剖面為V形的溝槽。

本發(fā)明提供一種半導(dǎo)體元件的制造方法，其可通過(guò)簡(jiǎn)單的制作工藝形成具有不同厚度的柵介電層。

本發(fā)明的半導(dǎo)體元件包括基底、柵介電層、柵極、漏極以及源極。基底具有剖面為V形的溝槽。柵介電層位于基底上。柵介電層在溝槽的側(cè)壁上具有第一厚度，且在溝槽外的基底上具有第二厚度。第一厚度大于第二厚度。柵極位于柵介電層上。漏極與源極分別位于柵極的相對(duì)兩側(cè)的基底中。

在本發(fā)明的一實(shí)施例中，第一厚度與第二厚度的比值可在1.01至2.5的范圍中。

在本發(fā)明的一實(shí)施例中，基底的材料可為硅基底。基底的位于溝槽中的表面可屬于{111}平面族，且基底的位于溝槽外的表面可屬于{100}平面族。溝槽的延伸方向可屬于110方向族。

在本發(fā)明的一實(shí)施例中，溝槽相對(duì)鄰近漏極且相對(duì)遠(yuǎn)離源極。

在本發(fā)明的一實(shí)施例中，基底可具有多個(gè)溝槽。相鄰的溝槽彼此分離。

本發(fā)明的半導(dǎo)體元件的制造方法包括下列步驟。在基底中形成溝槽。溝槽具有V形剖面。在基底上形成柵介電層。柵介電層在溝槽的側(cè)壁上具有第一厚度，且柵介電層在溝槽外的基底上具有第二厚度，其中第一厚度大于第二厚度。在柵介電層上形成柵極。在柵極的相對(duì)兩側(cè)的基底中形成漏極與源極。

在本發(fā)明的一實(shí)施例中，基底的材料可為硅基底。基底的表面可屬于{100}平面族。形成溝槽的方法可包括下列步驟。在基底上形成圖案化的掩模層。圖案化的掩模層具有開(kāi)口，且開(kāi)口的延伸方向?qū)儆诨椎?10方向族。以濕式蝕刻的方法移除被開(kāi)口暴露出的基底，以形成溝槽。

在本發(fā)明的一實(shí)施例中，濕式蝕刻的方法可包括具有各向異性的濕式蝕刻的方法。

在本發(fā)明的一實(shí)施例中，形成柵介電層的方法可包括熱氧化法、氮化制作工藝或其組合。

在本發(fā)明的一實(shí)施例中，形成溝槽的步驟可包括于基底的表面形成多個(gè)溝槽。相鄰的溝槽彼此分離。

基于上述，本發(fā)明的半導(dǎo)體元件的柵介電層具有不同的厚度。特別來(lái)說(shuō)，柵介電層在基底的溝槽的側(cè)壁上的厚度大于其在溝槽外的基底上的厚度，且此溝槽具有V形的剖面。如此一來(lái)，柵介電層的具有較大厚度的部分可使半導(dǎo)體元件具有較高的柵介電層擊穿電壓。具有V形剖面的溝槽可于漏極分散電流分布，以避免熱載流子效應(yīng)(hot carriereffect)。此外，柵介電層的具有較小厚度的部分可使半導(dǎo)體元件維持較低的起始電壓。除此之外，通過(guò)在柵極的下方的基底中設(shè)置溝槽，可在維持柵極與漏極之間的距離的情況下增加載流子在漏極與源極之間移動(dòng)的路徑長(zhǎng)度。因此，可提高半導(dǎo)體元件所能承受的電壓并維持半導(dǎo)體元件的集成度。