[發明專利]半導體元件及其制造方法

有效

• 申請號: 201710426537.8
• 申請日: 2017-06-08
• 公開（公告）號: CN108962991B
• 公開（公告）日: 2021-08-10
• 發明（設計）人: 李世平
• 申請（專利權）人: 力晶積成電子制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體元件，包括：

基底，具有剖面為V形的溝槽；

柵介電層，位于所述基底上，其中所述柵介電層在所述溝槽的側壁上具有第一厚度；

柵極，位于所述柵介電層上，并且所述柵極位于所述溝槽內以及所述溝槽外；以及

源極與漏極，分別位于所述柵極的相對兩側的所述基底中,

其中在所述溝槽與所述源極之間，所述溝槽外的所述基底上的柵介電層具有第二厚度，在所述溝槽與所述漏極之間，所述溝槽外的所述基底上的柵介電層具有所述第二厚度，所述第一厚度大于所述第二厚度。

2.如權利要求1所述的半導體元件，其中所述第一厚度與所述第二厚度的比值在1.01至2.5的范圍中。

3.如權利要求1所述的半導體元件，其中所述基底為硅基底，所述基底的位于所述溝槽中的表面屬于{111}平面族，所述基底的位于所述溝槽外的表面屬于{100}平面族，且所述溝槽的延伸方向屬于110方向族。

4.如權利要求1所述的半導體元件，其中所述溝槽相對鄰近所述漏極且相對遠離所述源極。

5.如權利要求1所述的半導體元件，其中所述基底具有多個所述溝槽，且相鄰的溝槽彼此分離。

6.一種半導體元件的制造方法，包括：

在基底中形成剖面為V形的溝槽；

在所述基底上形成柵介電層，其中所述柵介電層在所述溝槽的側壁上具有第一厚度；

在所述柵介電層上形成柵極，并且所述柵極位于所述溝槽內以及所述溝槽外；以及

在所述柵極的相對兩側的所述基底中形成漏極與源極，

其中在所述溝槽與所述源極之間，所述溝槽外的所述基底上的柵介電層具有第二厚度，在所述溝槽與所述漏極之間，所述溝槽外的所述基底上的柵介電層具有所述第二厚度，所述第一厚度大于所述第二厚度。

7.如權利要求6所述的半導體元件的制造方法，其中所述基底為硅基底，所述基底的表面屬于{100}平面族，形成所述溝槽的方法包括：

在所述基底上形成圖案化的掩模層，其中圖案化的掩模層具有開口，所述開口的延伸方向屬于110方向族；以及

以濕式蝕刻的方法移除被所述開口暴露出的所述基底，以形成所述溝槽。

8.如權利要求7所述的半導體元件的制造方法，其中所述濕式蝕刻的方法包括具有各向異性的濕式蝕刻的方法。

9.如權利要求6所述的半導體元件的制造方法，其中形成所述柵介電層的方法包括熱氧化法、氮化制作工藝或其組合。

10.如權利要求6所述的半導體元件的制造方法，其中形成所述溝槽的步驟包括于所述基底的表面形成多個所述溝槽，且相鄰的溝槽彼此分離。