[發明專利]一種提高雪崩耐量的屏蔽柵VDMOS器件

有效

• 申請號: 201710425810.5
• 申請日: 2017-06-08
• 公開（公告）號: CN107170801B
• 公開（公告）日: 2019-08-02
• 發明（設計）人: 任敏;羅蕾;林育賜;李佳駒;謝馳;李澤宏;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 孫一峰

1.一種提高雪崩耐量的屏蔽柵VDMOS器件，包括從下至上依次層疊設置的金屬化漏極(1)、第一導電類型半導體摻雜襯底(2)、第一導電類型半導體摻雜漂移區(3)和金屬化源極(12)；所述第一導電類型半導體摻雜漂移區(3)中具有氧化層(6)、第二導電類型半導體體區(9)、第二導電類型半導體摻雜接觸區(10)和第一導電類型半導體摻雜源區(11)；所述氧化層(6)位于兩側的第二導電類型半導體體區(9)和第一導電類型半導體摻雜源區(11)之間，氧化層(6)的上表面與金屬化源極(12)接觸；所述第一導電類型半導體摻雜源區(11)位于第二導電類型半導體體區(9)的正上方并與第二導電類型半導體體區(9)接觸，第一導電類型半導體摻雜源區(11)的上表面與金屬化源極(12)接觸；所述第二導電類型半導體摻雜接觸區(10)位于第二導電類型半導體體區(9)的正上方并與第二導電類型半導體體區(9)接觸，第二導電類型半導體摻雜接觸區(10)的上表面與金屬化源極(12)接觸；所述氧化層(6)中具有控制柵電極(4)和屏蔽柵電極(5)，所述控制柵電極(4)位于屏蔽柵電極(5)的上方，所述控制柵電極(4)上表面的深度小于第一導電類型半導體摻雜源區(11)下表面的結深，控制柵電極(4)下表面的深度大于第二導電類型半導體體區(9)下表面的結深；

其特征在于，所述第一導電類型半導體摻雜漂移區(3)中還具有第一導電類型半導體摻雜第二漂移區(7)、第一導電類型半導體摻雜第三漂移區(31)、第一導電類型半導體摻雜第四漂移區(8)；所述第一導電類型半導體摻雜漂移區(3)上表面與氧化層(6)的底部接觸；所述第一導電類型半導體摻雜第二漂移區(7)位于氧化層(6)的側面，其底部與氧化層(6)的底部平齊，其頂部低于屏蔽柵電極(5)的上表面；所述第一導電類型半導體摻雜第四漂移區(8)位于第二導電類型半導體體區(9)正下方并與第二導電類型半導體體區(9)接觸；所述第一導電類型半導體摻雜第三漂移區(31)上表面與第一導電類型半導體摻雜第四漂移區(8)接觸，下表面與第一導電類型半導體摻雜第二漂移區(7)接觸；所述第一導電類型半導體摻雜漂移區(3)和第一導電類型半導體摻雜第三漂移區(31)的摻雜濃度相同；第一導電類型半導體摻雜第二漂移區(7)和第一導電類型半導體摻雜第四漂移區(8)的摻雜濃度小于第一導電類型半導體摻雜漂移區(3)和第一導電類型半導體摻雜第三漂移區(31)的摻雜濃度。

2.根據權利要求1所述的一種提高雪崩耐量的屏蔽柵VDMOS器件，其特征在于，所述氧化層(6)采用的材料為二氧化硅或者二氧化硅和氮化硅的復合材料。

3.根據權利要求1所述的一種提高雪崩耐量的屏蔽柵VDMOS器件，其特征在于，所述控制柵電極(4)和屏蔽柵電極(5)采用的材料為多晶硅。