[發明專利]具有可編程存儲器的集成電路及其制造方法

有效

• 申請號: 201710421886.0
• 申請日: 2017-06-07
• 公開（公告）號: CN107623002B
• 公開（公告）日: 2019-06-11
• 發明（設計）人: X·張;S·薩達納;Y·塞蒂亞萬;Y·L·林;S·L·奇瓦
• 申請（專利權）人: 新加坡商格羅方德半導體私人有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L29/788
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明涉及具有可編程存儲器的集成電路及其制造方法，提供制造集成電路的方法及通過該方法所制造的集成電路。在例示性的實施例中，制造集成電路的方法包含在襯底內部形成第一及第二淺溝槽隔離，其中該第一及第二淺溝槽隔離具有初始淺溝槽高度。基部阱區為形成于該襯底中，其中該基部阱區是定位在該第一及第二淺溝槽隔離之間。柵極介電物是形成覆蓋在該基部阱區上方，并且浮動柵極是形成覆蓋在該柵極介電物上方。初始淺溝槽高度在該浮動柵極形成之后是降低至低于該初始淺溝槽高度的降低的淺溝槽高度。

技術領域

本技術領域一般是關于形成存儲器單元的方法及通過此類方法所形成的存儲器單元，并且尤其關于形成具有改良的編程效能的存儲器單元及通過此類方法所制造的存儲器單元。

背景技術

半導體產業是持續地朝向具有更高效能的更小及更復雜的微電子組件的制造而移動。市場壓力正驅動該產業以生產更小的組件，但是亦具有顯著的市場壓力以降低成本及改善效能同時制造更小的組件。很多集成電路包含存儲器單元以存儲信息，并且該存儲器單元結合其它微電子組件而變得更小及更為復雜。有幾種不同類型的存儲器單元，包含非易失性的及可再寫的閃存。即使當該存儲器單元為失去電源時，非易失性存儲器保留存儲的信息，并且當存儲器單元是可再寫入的時候，存儲的信息可以改變。用于閃存的某些存儲器單元通過充電或耗盡電性隔離組件而存儲信息，并且該信息通過決定是否該隔離組件是經充電與否而回復。使用于閃存的其中一種類型的存儲器單元包含保持該電荷的浮動柵極。當存儲器單元的尺寸縮減時，該存儲器單元的編程效能可能受到折衷，其中編程效能問題包含存儲器單元在編程運作期間無法接受及保持適當的電荷。

因此，需要提供具有相比于傳統的存儲器單元有改良的編程效能的存儲器單元的集成電路，以及用于制造該集成電路的方法。此外，需要提供使用既存的加工工藝以減少生產成本的改良的存儲器單元。再者，從后續的實施方式及隨附的權利要求書，配合隨附的圖式及本發明背景，本實施例的其它期望的特征及特性將變得顯而易見。

發明內容

本發明提供制造集成電路的方法及通過該方法所制造的集成電路。在例示性的實施例中，制造集成電路的方法包含形成第一及第二淺溝槽隔離在襯底內部，其中該第一及第二淺溝槽隔離具有初始淺溝槽高度。基部阱區是形成在該襯底中，其中該基部阱區是定位在該第一及第二淺構槽隔離之間。柵極介電物是形成覆蓋在該基部阱區上方，并且浮動柵極是形成覆蓋在該柵極介電物上方。初始淺溝槽高度在該浮動柵極形成之后是降低至較低于該初始淺溝槽高度的降低的淺構槽高度。

以另一個實施例提供制造集成電路的方法。該方法包含形成第一及第二淺溝槽隔離在襯底內部，以及形成基部阱區于該襯底中，其中該基部阱區是定位在該第一及第二淺溝槽隔離之間。柵極介電物是形成覆蓋在該基部阱區上方，并且浮動柵極是形成覆蓋在該柵極介電物上方。該浮動柵極具有側表面具有曝露表面區域，并且該側表面的該曝露表面區域在形成該浮動柵極之后是增加的。

本發明以另一個實施例提供集成電路。該集成電路包含具有襯底底部表面的襯底。第一及第二淺溝槽隔離是配置在該襯底內部，其中該第一淺溝槽隔離包含第一頂部表面，位在從該襯底底部表面所量測的降低的淺溝槽高度處。在該襯底內部的基部阱區是配置在該第一及第二淺溝槽隔離之間，并且柵極介電物覆蓋在該基部阱區上方。浮動柵極覆蓋在該柵極介電物上方，其中該浮動柵極具有浮動柵極最低點，位在從該襯底底部表面所量測的浮動柵極底部高度處。該降低的淺溝槽高度是大于該浮動柵極底部高度從大約200埃至大約10埃。

附圖說明

本發明實施例以下將配合下列圖式作描述，其中相同的附圖標記表示類似的元件，并且其中：

圖1至11說明集成電路及用于該集成電路制造的方法的例示性的實施例，其中圖1是透視圖、圖2至7是沿著圖1的平面A-A所截取的剖視圖及圖8至11是沿著圖1的平面B-B所截取的剖視圖。

具體實施方式