[發明專利]具有可編程存儲器的集成電路及其制造方法

有效

• 申請號: 201710421886.0
• 申請日: 2017-06-07
• 公開（公告）號: CN107623002B
• 公開（公告）日: 2019-06-11
• 發明（設計）人: X·張;S·薩達納;Y·塞蒂亞萬;Y·L·林;S·L·奇瓦
• 申請（專利權）人: 新加坡商格羅方德半導體私人有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L29/788
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種制造集成電路的方法，包括：

形成第一淺溝槽隔離及第二淺溝槽隔離在襯底內部，其中，該第一淺溝槽隔離包括初始淺溝槽高度；

形成基部阱區于該襯底中，其中，該基部阱區是定位在該第一淺溝槽隔離與該第二淺溝槽隔離之間；

形成柵極介電物覆蓋在該基部阱區上方并且延伸到該第一淺溝槽隔離和該第二淺溝槽隔離；

形成浮動柵極覆蓋在該柵極介電物上方，其中，該浮動柵極包括側表面，且其中，該側表面的一部分由該第一淺溝槽隔離覆蓋而該側表面的曝露部分曝露；以及

在形成該浮動柵極之后，降低該初始淺溝槽高度至低于該初始淺溝槽高度的降低的淺溝槽高度。

2.如權利要求1所述的方法，其中，減少該初始淺溝槽高度包括將該第一淺溝槽隔離曝露于濕式蝕刻。

3.如權利要求1所述的方法，其中，該浮動柵極的該側表面的該曝露部分并未由該第一淺溝槽隔離或該第二淺溝槽隔離覆蓋。

4.如權利要求1所述的方法，更包括：

形成快閃介電物覆蓋在該浮動柵極與該第一淺溝槽隔離上方。

5.如權利要求4所述的方法，其中，形成該快閃介電物包括形成包括第一快閃介電層、第二快閃介電層及第三快閃介電層的該快閃介電物。

6.如權利要求5所述的方法，其中，形成該快閃介電物包括形成包括二氧化硅的該第一快閃介電層、形成包括氮化硅的該第二快閃介電層及形成包括二氧化硅的該第三快閃介電層。

7.如權利要求1所述的方法，其中，降低該初始淺溝槽高度包括降低該初始淺溝槽高度從大約50埃至大約300埃。

8.如權利要求1所述的方法，更包括：

形成選擇性柵極覆蓋在該襯底上方并且鄰接至該浮動柵極。

9.如權利要求8所述的方法，更包括：

形成源極于該襯底中；

形成漏極于該襯底中，其中，溝道是定義在該源極及該漏極之間的該襯底內部，并且其中，該選擇性柵極及該浮動柵極覆蓋在該溝道上方。

10.如權利要求1所述的方法，更包括：

最佳化該降低的淺溝槽高度。

11.如權利要求1所述的方法，其中：

降低該初始淺溝槽高度包括降低該初始淺溝槽高度至該降低的淺溝槽高度，其中，該初始淺溝槽高度及該降低的淺溝槽高度是經量測從該第一淺溝槽隔離的第一頂部表面至襯底底部表面；以及

形成該浮動柵極包括形成具有浮動柵極底部高度量測從浮動柵極最低點至該襯底底部表面的該浮動柵極，并且其中，該降低的淺溝槽高度是大于該浮動柵極底部高度從大約10埃至大約200埃。

12.一種制造集成電路的方法，包括：

形成第一淺溝槽隔離及第二淺溝槽隔離在襯底內部；

形成基部阱區于該襯底中，其中，該基部阱區是定位在該第一淺溝槽隔離與該第二淺溝槽隔離之間；

形成柵極介電物覆蓋在該基部阱區上方并且延伸到該第一淺溝槽隔離和該第二淺溝槽隔離；

形成浮動柵極覆蓋在該柵極介電物上方，其中，該浮動柵極具有帶有曝露表面區域的側表面，且其中，該側表面的一部分由該第一淺溝槽隔離覆蓋；以及

在形成該浮動柵極之后，增加該側表面的該曝露表面區域。

13.如權利要求12所述的方法，更包括：

形成快閃介電物覆蓋在該第一淺溝槽隔離及該浮動柵極上方。

14.如權利要求13所述的方法，更包括形成控制柵極覆蓋在該快閃介電物上方。

15.如權利要求14所述的方法，其中，增加該側表面的該曝露表面區域包括增加控制柵極至浮動柵極耦合比例。