[發明專利]一種陣列基板和陣列基板的制作方法

有效

• 申請號: 201710420077.8
• 申請日: 2017-06-06
• 公開（公告）號: CN107068696B
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 王晶;俞健陽;王書鋒;胡凌霄
• 申請（專利權）人: 京東方科技集團股份有限公司;合肥京東方光電科技有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L23/544;H01L21/77
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 林桐苒;李丹

本發明實施例公開了一種陣列基板和陣列基板的制作方法。該陣列基板包括：顯示區和位于顯示區周邊的非顯示區，非顯示區中設置有第一測試單元、第二測試單元和測試焊盤，其中，第一測試單元和第二測試單元的源極連接到同一個測試焊盤，柵極連接到同一個測試焊盤，漏極連接到不同的測試焊盤；第一測試單元用于對薄膜場效應晶體管的電學參數性能進行測試；第二測試單元用于對非顯示區的柵極驅動電路進行測試。本發明實施例解決了采用現有測試結構測試陣列基板的方式中，由于需要專門設置用于測試GOA特性的監控區域，而導致浪費基板空間的問題，以及由于無法在后續工藝中監控GOA特性而造成產品良率較低的問題。

技術領域

本申請涉及但不限于顯示技術領域，尤指一種陣列基板和陣列基板的制作方法。

背景技術

隨著顯示器技術發展和更新換代，市場上出現了多種類型的顯示器。陣列基板是顯示器的主要結構，在陣列基板的制作過程中需求對其進行相關測試以保證顯示器的產品良率。

顯示器的發展趨勢為產品越來越輕薄，邊框越來越窄，外圍走線區域會隨之越來越窄，隨著顯示器產品中柵極驅動電路(Gate Driver on Array，簡稱為：GOA)的不良高發，目前對陣列基板的測試主要包括：薄膜場效應晶體管(Thin Film Transistor，簡稱為：TFT)的電學參數性能(Electrical Parameter Monitor，簡稱為：EPM)測試和GOA測試。現有技術中的測試結構包括：在基板的獨立顯示單元(Single Cell)的非顯示區中放置用于測試TFT EPM的測試組件(Test Element Group，簡稱為：TFG)，即EPM TEG，在基板中設置專門用于放置GOA TEG的監控區域(Dummy區)，即通過獨立的測試組件分別測試EPM特性和GOA特性。然而，采用現有技術中用于測試TFT EPM特性和GOA特性的測試組件存在以下問題：一方面，GOA TEG需要設置在整張基板的Dummy區，會占用基板上較多的空間；另一方面，后續工藝中將基板切成獨立顯示單元形成模組結構時Dummy區被切除掉，無法在后續工藝中監控GOA特性而造成產品良率較低的問題，從而造成損失。

綜上所述，采用現有測試結構測試陣列基板的方式中，由于需要專門設置用于測試GOA特性的監控區域，而導致浪費基板空間的問題；另外，由于無法在后續工藝中監控GOA特性而造成產品良率較低的問題。

發明內容

為了解決上述技術問題，本發明實施例提供了一種陣列基板和陣列基板的制作方法，以解決采用現有測試結構測試陣列基板的方式中，由于需要專門設置用于測試GOA特性的監控區域，而導致浪費基板空間的問題，以及由于無法在后續工藝中監控GOA特性而造成產品良率較低的問題。

本發明實施例提供一種陣列基板，包括：

顯示區和位于所述顯示區周邊的非顯示區，所述非顯示區中設置有第一測試單元、第二測試單元和測試焊盤，其中，所述第一測試單元和所述第二測試單元的源極連接到同一個測試焊盤，柵極連接到同一個測試焊盤，漏極連接到不同的測試焊盤；

所述第一測試單元用于對薄膜場效應晶體管的電學參數性能進行測試；

所述第二測試單元用于對所述非顯示區的柵極驅動電路進行測試。

可選地，如上所述的陣列基板中，所述第一測試單元用于對薄膜場效應晶體管的電學參數性能進行測試，包括：

通過對所述第一測試單元的柵極加預設范圍的掃描電壓，對漏極和源極加固定電壓，測試所述漏極和所述源極的電流變化。

可選地，如上所述的陣列基板中，所述第一測試單元是薄膜場效應晶體管，且所述第一測試單元與所述顯示區的薄膜場效應晶體管的結構和電學參數性能相同。

可選地，如上所述的陣列基板中，每個所述測試單元的源極、柵極和漏極連接到不同的測試焊盤。