[發明專利]低溫多晶硅TFT基板及其制作方法

有效

• 申請號: 201710412498.6
• 申請日: 2017-06-02
• 公開（公告）號: CN107046003B
• 公開（公告）日: 2019-05-03
• 發明（設計）人: 王濤
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: H01L21/77
• 分類號: H01L21/77;H01L27/12
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

本發明提供一種低溫多晶硅TFT基板及其制作方法。該制作方法包括：在基板上依次形成遮光部、緩沖層及島狀多晶硅部，對島狀多晶硅部兩側進行離子輕摻雜，形成摻雜區和溝道區；依次形成柵極絕緣層和柵極，柵極覆蓋溝道區且其兩端均超出溝道區的兩端一段距離并覆蓋部分摻雜區；對未被柵極覆蓋的摻雜區進行離子重摻雜，形成N型重摻雜區和N型輕摻雜區；在柵極上形成層間絕緣層，及與N型重摻雜區電連接的源漏極。該方案可通過柵極電壓控制輕摻雜區的阻抗變化，以有效抑制N?TFT產生翹曲效應，提升器件的工作特性。

技術領域

本發明涉及液晶顯示面板制作領域，特別是涉及一種低溫多晶硅TFT基板及其制作方法。

背景技術

在信息社會的當代，作為可視信息傳輸媒介的顯示器的重要性在進一步加強，為了在未來占據主導地位，顯示器正朝著更輕、更薄、更低能耗、更低成本以及更好圖像質量的趨勢發展。

低溫多晶硅(Low Temperature Poly-silicon，LTPS)技術是新一代TFT(ThinFilm Transistor，薄膜晶體管)基板的制造技術，與傳統非晶硅(a-Si)技術的最大差異在于，低溫多晶硅顯示器反應速度較快，且有高亮度、高解析度與低耗電量等優點。

一般地，N型低溫多晶硅TFT(Thin Film Transistor，薄膜晶體管)基板，通常為自準直的N-TFT結構，其柵極覆蓋位于其下方的多晶硅未摻雜區(即溝道區)，而與摻雜區不重疊。然而，這種低溫多晶硅TFT基板的設計中，由于其輕摻雜區的阻抗是恒定不變無法調節的，在較高的漏極電壓下，將使得漏極區域存在嚴重的碰撞電離，從而產生翹曲效應(kinkeffect)，導致對器件的長期穩定工作造成不利影響。

因此，現有技術存在缺陷，急需改進。

發明內容

本發明的目的在于提供一種改進的低溫多晶硅TFT基板及其制作方法。

為解決上述問題，本發明提供的技術方案如下：

本發明提供一種低溫多晶硅TFT基板的制作方法，包括：

提供一基板；

在基板上設置遮光部，以及形成緩沖層；

在緩沖層上沉積低溫多晶硅層，對低溫多晶硅層進行圖形化處理，以在每一遮光部對應上方形成一島狀多晶硅部，并對島狀多晶硅部進行無差別的整面離子摻雜；

在島狀多晶硅部上涂布光阻，對該光阻進行圖形化處理形成光阻部，以該光阻部為掩膜對島狀多晶硅部兩側進行離子輕摻雜，形成位于島狀多晶硅部兩側的摻雜區以及位于兩側摻雜區之間的溝道區；

去除光阻部，在島狀多晶硅部上依次形成柵極絕緣層和第一金屬層，并對第一金屬層進行圖形化處理，以在島狀多晶硅部對應上方形成柵極，其中，所述柵極的寬度小于所述島狀多晶硅部的寬度，所述柵極覆蓋所述島狀多晶硅部的溝道區，且所述柵極的兩端均超出所述溝道區的兩端一段距離并覆蓋部分摻雜區；

以柵極為掩膜對未被柵極覆蓋的摻雜區進行離子重摻雜，形成位于島狀多晶硅部兩側的N型重摻雜區，并將位于N型重摻雜區與溝道區之間的摻雜區作為N型輕摻雜區；

在柵極上形成層間絕緣層，及與N型重摻雜區電連接的源極和漏極。

在一些實施例中，以光阻部為掩膜對島狀多晶硅部兩側進行離子輕摻雜的離子為P離子。

在一些實施例中，以柵極為掩膜對未被柵極覆蓋的摻雜區進行離子重摻雜的離子為P離子。

在一些實施例中，對島狀多晶硅部進行無差別的整面離子摻雜的離子為B離子。

在一些實施例中，在基板上設置遮光部的步驟包括：

利用物理氣相沉積技術在基板上沉積第二金屬層并涂布光阻；