[發明專利]在與晶閘管相鄰的溝槽中具有柵極的晶閘管存儲器單元在審
| 申請號: | 201710408034.8 | 申請日: | 2017-06-02 |
| 公開(公告)號: | CN107464808A | 公開(公告)日: | 2017-12-12 |
| 發明(設計)人: | H·盧安;B·L·貝特曼;V·阿克賽爾拉德;C·程 | 申請(專利權)人: | 克勞帕斯科技有限公司 |
| 主分類號: | H01L27/108 | 分類號: | H01L27/108;H01L21/8242 |
| 代理公司: | 永新專利商標代理有限公司72002 | 代理人: | 鄔少俊,王英 |
| 地址: | 美國加*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 晶閘管 相鄰 溝槽 具有 柵極 存儲器 單元 | ||
相關申請的交叉引用
本專利申請享有于2016年6月29日提交的美國專利申請No.15/197,640和2016年6月3日提交的美國臨時專利申請No.62/345,203的權益,其連同其他參考通過引用并入本申請中。
背景技術
本發明涉及集成電路器件,尤其涉及諸如動態隨機存取存儲器(DRAM)的易失性隨機存取存儲器。
DRAM是一種類型的隨機存取存儲器,其將一比特的數據存儲在耦合到集成電路內的晶體管的電容器中。在大約每三年中,光刻縮放和工藝改進通常將DRAM中存儲的比特數翻兩番。然而,單獨的存儲器單元已經變得非常小以至于維持每個單元的電容以及減少電荷泄漏會顯著地抑制尺寸的持續減小。
需要比常規的單晶體管單電容器單元更小的DRAM存儲器單元,其可以容易地縮放至20nm設計規則以下,其與標準體狀硅工藝兼容,并且其在靜態和動態上都消耗較低的功率。
發明內容
本發明提供一種適于實現動態隨機存取存儲器的易失性存儲器陣列,其中晶閘管形成在體硅襯底中并且通過在一個方向上的絕緣材料的淺溝槽和在垂直方向上的絕緣材料的較深溝槽而彼此隔離。晶閘管可以包括垂直晶閘管,例如PNPN或NPNP。存儲器單元陣列設置成交叉點格柵并且由金屬導體以及掩埋的重摻雜層互連。
在一個實施例中,存儲器陣列包括行線和列線,并且每個垂直PNPN晶閘管具有連接到行線的陽極以及耦合到列線的陰極。
襯底優選為P導電類型,N導電類型的掩埋層在第一方向上延伸以便提供列線和用于耦合到該列線的晶閘管的陰極。在掩埋層上交替P導電類型層和N導電類型層提供晶閘管的基極,上P導電類型層提供晶閘管的陽極。
耦合到晶閘管的陽極的在與第一方向正交的第二方向上延伸的導電層提供行線。根據需要,柵極可以形成在絕緣材料中以提供用于提高開關速度的NMOS和PMOS晶體管。
在實施例中,制造PNPN垂直晶閘管的陣列的方法包括將N導電類型的摻雜劑引入到P導電類型的半導體襯底中,由此提供掩埋層以形成用于垂直晶閘管的列線和陰極。
然后,在掩埋層之上形成P導電類型的外延層。通過掩模進行蝕刻去除外延層和掩埋層以暴露襯底的部分從而形成利用諸如二氧化硅的絕緣材料填充的平行深溝槽。
再次蝕刻外延層以形成垂直于深溝槽的平行淺溝槽。在利用絕緣材料填充淺溝槽之后,對晶閘管的基極和陽極進行摻雜,并且形成所期望的電接觸部和連接器。
操作存儲器陣列以將所選擇的晶閘管編程為‘導通’的方法包括以下步驟:將正電位施加到所選擇的晶閘管所連接到的行線,并將較低電位施加到所選擇的晶閘管所連接到的列線,其中正電位與較低電位之間的差異大于導通晶閘管所需的差異。所有未選擇的線具有施加到這些未選擇的線不足以改變其他晶閘管的狀態的電位。為了使所選擇的晶閘管截止,將低電位施加到行線,并且將正電位施加到列線足以使其截止。所有未選擇的線具有施加到這些未選擇的線不足以改變其他晶閘管的狀態的電位。
對所選擇的晶閘管讀取至行線的正電位和至列線的較低電位。如果將所選擇的晶閘管編程為導通,則正電位和較低電位之間的差異足以將列線拉到較高的電位,但如果將所選擇的晶閘管編程為截止,則正電位和較低電位之間的差異不足以使晶閘管將列線拉至較高的電位。
施加到未選擇的行線和列線的電位不足以改變其數據。維持行線和列線上的電位足以使導通的晶閘管保持導通,但不足以使截止的晶閘管導通,使得將存儲的數據保留在陣列中。
提供一種用于減少要為了操作而被訪問的行線中的電流的技術。耦合到行線的存儲器單元被分成多個組,并且通過將為了進行操作所需要的電位一次僅施加到一組,來實現用于對存儲器單元執行該操作的列線。將所有其他列線維持在較低的電位。然后執行操作,并選擇下一組。
一種用于刷新存儲器陣列的方法包括將陣列分成扇區并且在逐個扇區的基礎上對其進行刷新,例如,通過僅將待刷新的扇區中的那些行線可切換地連接到刷新線從而提供刷新線以將電流或電壓脈沖施加到扇區。
由于導通晶閘管耗散功率,因此可以通過使用奇偶校驗位來控制陣列中的功耗,以便更緊密地平衡導通晶閘管存儲器單元和截止晶閘管存儲器單元的數量。例如,兩個奇偶校驗位可以針對所存儲的字定義四個狀態,這四個狀態表示不改變所存儲的字、反轉所存儲的字的前四位、反轉所存儲的字的后四位以及完全反轉所存儲的字。這種方法允許所存儲的字平均具有大致相同數量的導通晶閘管和截止晶閘管。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于克勞帕斯科技有限公司,未經克勞帕斯科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710408034.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





